专利名称：多级大动态范围可变增益放大器的制作方法
技术领域：
本发明涉及可变增益放大器的领域。
已有技术在已有技术中已经有几种公知的可变增益放大器。这些放大器经常用于放大变化的信号强度的信号以提供具有预定信号强度的输出信号以便在系统中直接使用或作进一步信号处理。对于这种应用尤其重要的是可用的增益范围以及通过该可变增益放大器所加入到信号中的噪声。由于每级放大了加入到前面的级中的噪声以及信号，因此尤其重要的是可变增益放大器具有与放大器的总的增益相匹配的低噪声输入级，由于仅增加可变增益放大器的增益范围而不对该放大器的噪声进行相应控制将会只能造成由该放大器的输入级的噪声占主要的最高增益输出。
此外，在许多应用中可变增益放大器的增益的可控制性也非常重要。在很少的应用场合中，随增益控制电压表现十分合理地、单调地改变增益是足够的。然而，在更多的应用中，需要增益在该可变增益放大器的运行温度范围上可重复的、预定义地随增益控制电压变化，比如对数-线性变化。本发明的优选实施例提供了一种可变增益放大器，该可变增益放大器具有较低的噪声、较宽的可变增益范围，并且在增益控制和温度变化的整个范围上具有预定的、相对温度稳定的增益变化。
选择在优选实施例中作为控制电压的函数的每个增益状态的控制序列以获得在总的增益的每种设定下在畸变、信号处理能力和噪声方面的最佳性能。这意味着作为降低控制电压的函数(或作为从最大的增益降低总的VGA增益的函数)，首先控制最后的放大器的VGA2以降低增益值，其后控制中间放大器VGA3以降低增益值，其后控制输入放大器VGA1以降低增益值，其后再次控制最后的放大器VGA2进一步降低增益值。
本发明还公开了其它的方面和特征。
附图的详细描述附
图1所示为在此所描述的本发明的实例性的实施例的一方面的部分电路。
附图2所示为在本发明中所使用的三种不同的放大器的特定的连接。
附图3所示为说明在此详细描述的实例性实施例的可变增益放大器的串联连接的简单的方块图。
附图4所示为附图3的实例性的可变增益放大器VGA2的电路图。
附图5所示为附图3的实例性的可变增益放大器VGA3的电路图。
附图6所示为附图3的实例性的可变增益放大器VGA1的电路图。
附图7所示为可变增益放大器VGA3的实例性的控制电路图。
附图8所示为与附图7类似的产生可变增益放大器VGA2的尾电流IA2和IB2的实例性电路图。
附图9所示为产生用于附图6的可变增益放大器VGA1的尾电流IA1和IB1的实例性电路图。
附图10所示为用于附图4的可变增益放大器VGA2的放大器Ai(附图2)的尾电流G2IBIL的电路的实例性电路图。
附图11所示为与附图10类似的但用于可变增益放大器VGA1的实例性增益补偿电路。
附图12所示为用于可变增益放大器VGA3(附图5)的实例性增益补偿电路。
本发明的详细描述首先参考附图1，所示为本发明的一部分的电路。在将要描述的具体的实施例中，晶体管为npn型双极性晶体管，当然也可以以其它类型的晶体管实现本发明。在附图1中所示为由晶体管Q1和Q2所组成的第一差动对管和由晶体管Q3和Q4所组成的第二差动对管。晶体管Q1和Q2组成的第一差动对管以尾电流IA运行，而晶体管Q3和Q4组成的第二差动对管以尾电流IB运行。在附图1中没有示出环线放大器和晶体管Q3和Q4的集电极上的负载器件，该环线放大器使差动输入信号(信号电流)流进Q1和Q2的集电极，由到其基极的差动输入电压所引起的晶体管Q3和Q4的差动集电极电流表示为iin，由差动输入所引起的晶体管Q3和Q4的差动集电极电流表示为iout。使(应用负反馈)到第一对差动对管的差动输入电流iin与输入信号成比例。应用与差动对管Q3和Q4相同的输入电压驱动差动对管Q1，Q2，因此差动输出电流iout也与该输入信号成比例。此外在附图1中还示出了差动晶体管对Q5和Q6、Q7和Q8以及Q9和Q10。一般地，在每个晶体管对中的两个晶体管为不相同的晶体管，但是为了方便在这些晶体管对中所有晶体管可以都是相同的晶体管。
在附图1所示的电路中，晶体管对Q5和Q6、Q7和Q8以及Q9和Q10每个都作为对应于在可变增益控制电压VCONTRL和施加到该差动对管的第二晶体管的参考电压之间的电压差值的差动对管运行。在本优选实施例中这些参考电压V1、V2等都由单个参考电压所驱动的串联连接的电阻提供。当增益控制电压VCONTRL远低于参考电压V1时，晶体管Q5、Q7和Q9(和在其间存在的任何相应的晶体管)都切断，而晶体管Q6、Q8和Q10(在其间存在的任何相应的晶体管)都导通。在这种情况下，电流源I1至IN和电流源IY都相连接以给晶体管Q1和Q2提供尾电流IA。而晶体管Q3和Q4的尾电流IB仅为IX。
当增益控制电压VCONTRL等于参考电压V1时，晶体管Q5和Q6相同地导通，来自电流源I1的一半电流流经这两个晶体管中的每个晶体管。因此，IB增加的量等于I1/2，而IA降低了I1/2。当增益控制电压VCONTRL增加以使电压等于V2时，晶体管Q5接近导通而晶体管Q6实质切断，因此所有的电流I1都包括在尾电流IB中。此外，在这种情况下晶体管Q7和Q8都相同地导通以使电流I2的一半作用于晶体管Q1和Q2的尾电流IA，以及电流I2的另一半作用于晶体管Q3和Q4的尾电流IB。最后，当然，如果增益控制电压VCONTRL极大地超过电压VN，电流源I1至IN的所有的电流都加到晶体管Q3和Q4的尾电流IB中。下表概述了对于不同的特定值的增益控制电压VCONTRL的不同的尾电流IA和IB。 前述的附表仅是近似，它取决于在电压V1和V2等之间的每个参考电压幅值的大小。在本发明的优选实施例中，这些幅值大约为几十毫伏特，以使当增益控制电压VCONTRL慢慢地从等于电压V1的电压增加到等于V2的电压时，在晶体管Q5完全地导通和晶体管Q6完全切断之前晶体管Q7开始导通而晶体管Q8开始切断。这样，使随着增益控制电压VCONTRL的变化的尾电流IA和IB的变化被平滑在如所希望的固定参考电压V1和V2等之间。此外，应该注意的是，重要的是尾电流IA和IB的比率而不是绝对值，由于尾电流IA和IB的比率在任何温度下仅简单地取决于增益控制电压VCONTRL与参考电压V1和V2等的比值，所以各种电流源IX、IY、I1、I2等不需要是与绝对温度成比例的电流源。当然，通过改变参考电压V1和V2等的数量和大小可以调整表示尾电流IA和IB与增益控制电压VCONTRL的比率的曲线的形状。
现在考虑如附图2所连接的三种差动放大器的特性。公知的是，差动晶体管对的跨导与差动对管的尾电流除以绝对温度成比例。在附图2中，放大器Aii和Aiii是差动晶体管对，每个都具有它的输入，放大器Ai的输出Vi。放大器Aii的输出等于ein*R2/R1。放大器Ai的输出等于放大器Aii的输出除以放大器Aii的增益gii或(ein*R2/R1)*1/gii。放大器Aiii的输出eout等于放大器Ai的输出乘以放大器Aiii的增益giii。因此，放大器Aiii的输出eout为(ein*R2/R1)*giii/gii。三个差动放大器的组合的总的增益为g＝eout/ein＝R2/R1*giii/gii但每个差动放大器的增益与差动对管的尾电流除以绝对温度成比例，因此增益gii和giii可以表示分别为kii*IB/T和kiii*IA/T。现在这三个放大器的组合的增益可以表示为g＝R2/R1*Kiii/kii*IA/IB因此，不使用与绝对温度成比例的电流源，该组合的增益独立于温度，而是仅取决于电流比率。放大器Ai形成环路放大器，并且可取的具有较高的增益以使到放大器Aii的输入电流几乎等于流进电阻R1的输入电流ein/2R1(附图2)。(直接在放大器Aii的输入端子上的差动输入几乎为零。)当放大器Aii的增益处于它的最低而温度处于最高时产生了最差的情况。然而，只要放大器Ai的增益在所有的时候都保持足够高，它的增益就不会随着温度变化。因此它的尾电流不需要与绝对温度成比例。可以使它取决于放大器Aii的增益，但是可取的是，大致与其成反比，以保持两个放大器的增益的乘积大致恒定以便进行环路增益控制，即比在放大器Ai的增益为恒定时更恒定。
现在参考附图3，附图3更详细描述了可变增益放大器的串联连接的简单的方块图。如该附图所示，该串联电路的第一放大器以可变增益放大器VGA1表示，该串联电路的第二放大器以可变增益放大器VGA2表示，该串联电路的第三放大器以可变增益放大器VGA3表示。然而，如下文所示，在这些可变增益放大器中的每个可变增益放大器实际都包括与附图2的放大器Ai、Aii和Aiii的放大器连接相关的许多放大器。
现在参考附图4，可以看到可变增益放大器VGA2的电路图。在该附图中，以及在分别示出了可变增益放大器VGA3和VGA1的电路的附图5和6中，在其中以箭头表示每个差动对管的尾电流线，为了区别差动输入和输出线以及为了更好地记住这些，以实际上是电流吸收器的电流源给相同的晶体管供电。在这方面，在此一般性地使用术语“电流源”，虽然在大多数(如果不是所有的)电流源指在本实施例中所公开的电流吸收器。
再次参考附图4，给晶体管Q11和Q12连同负载电阻R3和R4提供尾电流源G2IBIL，并形成附图2的放大器Ai的等效放大器。该差动放大器的输出直接输出到包括晶体管Q13和Q14和负载电阻R5和R6并通过尾电流IB2驱动的第二差动放大器。带有负载电阻R5和R6的晶体管Q13和Q14形成附图2的放大器Aii的等效放大器，同时电阻R7和R8提供了等效于由在附图2中的电阻R2所提供的反馈的负反馈。最后，给晶体管Q15和Q16和负载电阻R9和电阻R10输送尾电流IA2并形成附图2的放大器Aiii的等效放大器。
现在参考附图5，该附图示出了可变增益放大器VGA3的电路图。这个电路包括晶体管Q17-Q22和电阻R11-R18，它是附图4的可变增益放大器VGA2的电路的复制，但它由不同组的尾电流G3IBIL、IB3和IA3驱动。此外，通过电容器C1和C2将该放大器电容地耦合到第二可变增益放大器VGA2的输入中(参见附图3)。
现在参考附图6，该附图示出了可变增益放大器VGA1的电路图。这个放大器包括晶体管Q23-Q30和电阻R19-R27，并应用5个尾电流源IA1、IB1、ID1、G1B1IBIL1和G1B2IBIL2以控制它的特性。将输入差动电压INPUT+、INPUT-转换为差动电流以输入到由晶体管Q27、Q28、Q31和Q32所形成的横线性(translinear)电流放大器。这通过应用两个并联的跨导放大器来实现，一个是具有相对较低的跨导增益的固定跨导放大器，另一个是可变跨导放大器，该可变跨导放大器具有固定跨导增益放大器的增益的λ倍的最大跨导增益。在该优选设计中，λ值为5，这就在作为增益设定的函数的畸变和噪声指数之间产生了适合的折中。
通过晶体管Q27和Q28和包括晶体管Q23、Q24和Q25的环线放大器形成跨导放大器，该晶体管Q27和Q28也是横线性电流放大器的一部分。该环线放大器本身具有较高的输入阻抗。结果，在本优选实施例中通过外部电阻REXT并联两个串联的芯片级电阻R21形成的整个放大器电路的输入阻抗为500欧姆。假设R27＝R26，R23＝R22，则固定跨导增益为GTRfixed=2(R22+R26)(R22)(R26)]]>由于这种转换函数是通过负反馈环实现的，因此它是线性的，并且足够处理较大的输入信号(315mVp)而不会有过大的畸变。然而，由于这种固定放大器的相对较低的增益，对于较高的增益设定噪声性能并不适合。由于这个原因，第二增益控制的跨导级与固定跨导并联。固定跨导增益放大器并不切断，而是仍然保持一直保持当前的所有的增益设定值。
在优选的实施例，输入放大器VGA1需要30分贝的增益控制范围。在输入放大器VGA1的最小的增益下，最大输入信号电平为315mVp。将输入放大器的30分贝的范围分为两个范围，即通过控制电流的比率IA1/IB1的14.44分贝的范围和控制尾电流Id1从零到933μA(在T＝27℃)的15.55分贝的范围，在λ＝5的尾电流ID1＝933μA时得到最大的增益。这样，结合在达10mVp的较低的输入信号电平下足够的噪声配比，实现足够高的信号处理。
现在参考附图7，该附图示出了可变增益放大器的一种控制电路。这种控制电路包括晶体管Q33-Q49、电阻R28-R39和电流源I1-I13，它提供许多参考电压和控制电压以及电流IA3和IB3，控制可变增益放大器VGA3的增益的比率。到这个电路的输入包括电源电压VSUP和增益控制电压VCONTR，即使电流实际上是以附图7的电路所确定的方式流进这些连接电路，电流IA3和IB3仍然被认为是输出。只要内部电源电压VCINTER和许多参考电压使用在该电路内和/或将要描述的其它控制电路中，电源VSUP应用到电阻R31-R39的串联连接上。增益控制电压VCONTR通过晶体管Q35和Q36和电阻R29和R30的组合控制晶体管Q37的基极。作为射极跟随器的晶体管Q37确定了输出电压VCONTRVG3BEM以及在晶体管Q42和Q44的基极上的电压。当控制电压VCONTR较低时，与流经晶体管Q35的电流相比，电流源I3的足够部分流经电阻R30、晶体管Q36和电阻R29，在电阻30的电压降加上晶体管Q37的VBE将使电压VCONTRVG3BEM小于在电压VGAP1之下的晶体管Q47的VBE和小于在电压VGAP2之下的晶体管Q48的VBE。因此晶体管Q42和Q44切断，而晶体管Q43和Q45分别通过晶体管Q48和Q47导通。这就使电流源I8和I9对电流IB3有贡献。
附图8的电路提供控制附图7的晶体管Q38和Q40的基极的电压VCONTRVG2BEM。当VCONTR完全在VSTARTE之下时，与流经晶体管Q68的电流相比，电流源I25的足够部分流经电阻R47、晶体管Q69和R45，在电阻47的电压降加上晶体管Q70的VBE将使电压VCONTRVG2BEM(附图7)小于在电压VGAP1之下的晶体管Q47的VBE和小于在电压VGAP2之下的晶体管Q48的VBE。因此晶体管Q38和Q40切断，而晶体管Q39和Q41分别通过晶体管Q48和Q47导通。这就也使电流源I6和I7对电流IB3有贡献，因此电流源I6、I7、I8和I9的电流都对电流IA3有贡献。在这方面，电流源I1和I2的电流分别经过晶体管Q33和Q34确定了电流IA3和IB3的最小值。
控制电压VCONTR也施加到作为射极跟随器的晶体管Q46的基极。由于控制电压VCONTR较低，电流源I5将晶体管Q46的发射极的电位拉到较低，因此电压VCONTREM也较低。因此，总的来说VCONTR较低，IA3/IB3处于最小，将可变增益放大器VGA3(附图5)的增益设置到它的最小增益设定值。随着VCONTR增加，VCONTRLVG2BEM和VCONTREM将也增加。最后，由于VCONTRL较高，晶体管Q38、Q40、Q42和Q44导通，而晶体管Q39、Q41、Q43和Q45实质切断。这就使电流源I6、I7、I8和I9的电流都对电流IB3有贡献，而使IA3处于最小值。通过适当选择确定VGAP1和VGAP2的电阻和选择确定相对VCONTR的VCONTRLVG2BEM和VCONTRLVG3BEM的电阻(分别为电阻R45和R47和电阻R29和R30)，通过适当选择控制电压VCONTRL的四个值可以获得随控制电压的增益(IA/IB)的平滑(实质线性)变化(以分贝为单位)，在该控制电压VCONTRL下差动晶体管对Q38和Q39、Q40和Q41、Q42和Q43以及Q44和Q45(附图7)中相应的一对在它们的基极具有零差动电压，如参考附图1一般性地描述。此外如参考附图1所指出，建立IA和IB的电流源并不需要与温度成比例。在这方面，在控制电压VCONTRL和差动晶体管对Q38和Q39、Q40和Q41、Q42和Q43以及Q44和Q45中一对之间和在相应的参考电压和相应的晶体管对之间的VBE的数量相等，因此不会造成这个电源的温度漂移。
选择在优选实施例中作为控制电压函数的每个增益状态的控制序列以获得在总的增益的每种设置下在畸变、信号处理能力和噪声方面的最佳性能。这就意味着作为降低控制电压的函数(或作为从最大增益降低总的VGA增益的函数)，首先控制最后的放大器VGA2以降低增益值，此后控制中间的放大器VGA3以降低增益值，此后控制输入放大器VGA1以降低增益值，此后再次控制最后的放大器VGA2继续降低增益值。
现在参考附图8，该附图示出了产生用于可变增益放大器VGA2的尾电流IA2和IB2的与附图7类似的电路。这种电路包括晶体管Q66-Q81、电流源I24-I33和电阻R44-R47。除了电源电压VSUP和内部电源电压VCINTER以外，该电路还应用控制电压VCONTR和参考电压VSTARTC和VSTARTE作为输入。此外它还应用电压VCONTREM、VGAP1EM、VGAP2EM和VGAP3EM作为输入，这些电压来自附图7的电路。后缀EM表示相应的电压是在没有EM的相同的电压之下的VBE。通过举例，再次参考附图7，电压VCONTREM比控制电压VCONTR低晶体管Q46的VBE，电压VGAP1EM比参考电压VGAP1低晶体管Q47的VBE，等。
从附图8可以看出，晶体管Q72和Q73从电流源I28和I29提供尾电流IA2和IB2的最小值，通过比较在电压VCONTR和VSTARTC、VCONTR和VSTARTE以及VCONTEM和VAGP2EM之间的电压控制晶体管对Q74和Q75、Q76和Q77、Q78和Q79和Q80和Q81以确定将电流源I30-I33的电流多少分流到给定的控制电压VCONTR的每个IA2和IB2中。最后，该电路还提供控制电压VCONTVGA2AEM和VCONTVG2BEM作为输出，随后将描述该输出的函数。
现在参考附图9，其中示出了产生用于附图6的可变增益放大器VGA1的尾电流IA1和IB1的电路。在该电路中，晶体管Q64和Q65确定IA1和IB1的最小值作为电流源I23和I22的电流。分别通过差动晶体管对Q60和Q61以及Q62和Q63进行控制，电流源I20和I21对尾电流IA1和IB1作贡献。通过分别比较通过晶体管Q52和Q53、电阻R41和R43和晶体管Q54从电压VCONTR和VSTARTD中导出的电压和电压VGAP2EM和VGAP1EM依次控制这些晶体管，后面的两个电压是从附图7的电路中得出的。
附图9的电路还具有输入电路，该输入电路包括晶体管Q50至Q53和电阻R40至R43，该电路参考电压VCONTR和VSTARTB以响应控制电压CONTRL通过晶体管Q55和Q54控制晶体管Q56和58的基极。在晶体管Q56和58的基极上的电压通过差动晶体管对Q56和Q57与VGAP2EM比较和通过差动晶体管对Q58和Q59与VGAP1EM比较以确定电流源I18和I19对尾电流ID1的控制或直接从电源控制到地端。在晶体管Q61和63的基极上的电压通过差动晶体管对Q60和Q61与VGAP2EM比较和通过差动晶体管对Q62和Q63与VGAP1EM比较以确定电流源I20和I21对尾电流IA1或IB1的控制。电流源I22和I23分别通过晶体管Q64和Q65给IB1和IA1提供最小电流。
没有给尾电流ID1提供最小值的晶体管。从附图6中可以看出，尾电流ID1为差动晶体管对Q29和Q30的尾电流，形成了在附图3的整个可变增益放大器系统的较高增益放大器。这种高增益输入放大器对于小信号输入很好。然而，对于更低的增益设定值，所允许的不饱和的输入信号可以更高，附图6的晶体管Q29和Q30将产生畸变。因此，对于代表更低的增益设定值的更低控制电压VCONTRL，切断尾电流ID1以使与其并联的反馈放大器提供所需的低增益低畸变的输入级，通过电流比率IA1/IB1控制该级的增益。
现在参考附图10，该附图示出了用于产生附图4的可变增益放大器VGA2的放大器Ai(附图2)的尾电流G2IBIL的电路，这个电路包括晶体管Q82-Q90和电流源I34-I38。从附图4中可以看出，尾电流G2IBIL名义上一半流经电阻R3，一半流经电阻R4，分别提供电压G2IBIC1和G2IBIC2。如果尾电流G2IBIL变化以改变附图2的放大器Ai的等效电路的增益，则电压G2IBIC1和G2IBIC2将也改变。然而，如果尾电流G2IBIL的任何降低伴有通过从另一个电流源流经电阻R3和R4中每个电阻的电流的补偿增加并等于该尾电流的降低的一半，则即使放大器的增益已经降低了，电压G2IBIC1和G2IBIC2仍然保持相同。这是附图10的增益补偿电路的功能。具体地说，流经晶体管Q82的电流源I34的电流提供用于可变增益放大器VGA2的最小的尾电流G2IBIL。晶体管Q83-Q86将电压VCONTVG2AEM(来自附图8的电路)与电压VGAP1EM(来自附图7的电路)进行比较。当控制电压VCONTR较低时，电压VCONTVG2AEM低于电压VGAP1EM，因此晶体管Q83和Q84切断，分别通过线G2IBIC2和G2IBIC1经过电阻R3和R4(附图4)提供电流源I35和I36的电流。然而，随着控制电压增加，在该过程中电流IA2增加而电流IB2降低，电压VCONTVG2AEM(附图10)增加，电流源I35和I36的电流从直接由附图4的电阻R3和R4提供移到由尾电流G2IBIL提供。因此，在可变增益放大器VGA2的尾电流IB2降低时，尾电流G2IBIL增加以使附图2的放大器Aii和放大器Ai的等效增加的乘积大致保持恒定。这样，通过比较电压VCONTREM(附图7)和VGAP2EM(也是来自附图7)晶体管Q87-Q90提供了尾电流IB2的更多的变化。
附图11为类似于附图10的增益补偿电路，但它是用于可变增益放大器VGA1。在这个电路中，根据电压VCONTRVG1BEM(来自附图9)与参考电压VGAP1EM和VGAP2EM(来自附图7)的相对比较，晶体管Q93-Q100将电流源I41-I44控制在电源端子之间或均等地通过线G1BIBIL1和G1BIBIL2。通过相等的电流源I39和I40通过晶体管Q91和Q92提供电流G1BIBIL1和G1BIBIL2的最小值。
在附图12中示出了类似于附图10的增益补偿电路的用于可变增益放大器VGA3(附图5)的增益补偿电路。这个电路包括电流源I45-I51和晶体管Q102-Q113，根据在电压VCONTRVG3BEM和电压VGAP1EM和VGAP2EM之间的相对比较和在电压VCONTRVG2BEM和电压VGAP1EM(所有的都来自附图7的电路)之间的相对比较，分别提供对在尾电流G3IBIL和负载电流G3IBIC1和G3IBIC2之间的电流源I46和I47、I48和I49以及I50和I51的控制。
在此已经描述了包括多个可变增益级的可变增益放大器，其中在应用连接到电源的多个电阻的串联连接所形成的优选实施例中，通过将控制电压与各个参考电压的比较控制各个级的增益。这些相对比较控制电流比率，该电流比率确定了每个可变增益放大器级的增益。通过错开电流比率的变化，可以实现随控制电压的总的增益变化，这种变化在增益(分贝)控制电压(伏特)函数中是平滑的，并且通常不要求使用与绝对温度成比例的电流源。
虽然参考优选实施例已经公开并描述了本发明，但是，在本领域的熟练人员应该理解的是在不脱离本发明的精神范围的前提下可以对形式和细节作出各种变化。
权利要求
1.一种可变增益放大器，包括多个级联的放大器级，每个放大器级都具有输入和输出，该级联的放大器级的第一级的输入形成了到该可变增益放大器的输入，该级联放大器级的最后一级的输出形成该可变增益放大器的输出，每个放大器级具有第一、第二和第三放大器元件，每个放大器元件都具有分别取决于输送到其中的第一、第二和第三尾电流的增益，该第一和第二放大器元件级联并包括从第二放大器元件的输出到第一放大器元件的输入的负反馈，第一放大器元件的输出耦合到第三放大器元件的输入，第三放大器元件的输出形成该放大器级的输出；产生多个参考电压的参考电压产生电路；用于每个放大器级的每个放大器元件的尾电流产生电路，每个尾电流产生电路按照响应增益控制电压和参考电压的比较的比率给相应的放大器元件产生第二和第三尾电流；以及用于每个放大器级的环路增益控制电路，每个环路增益控制电路产生用于相应的放大器元件的第一尾电流以将第一和第二放大器元件的增益的乘积大致地保持恒定。
2.权利要求1所述的可变增益放大器，其中用于每个放大器级的第一、第二和第三放大器元件的尾电流不与绝对温度成比例。
3.权利要求1所述的可变增益放大器，其中参考电压产生电路包括由参考电压供电的电阻的串联连接。
4.一种可变增益放大器，包括多个级联的放大器级，每个放大器级都具有差动输入和差动输出，该级联的放大器级的第一级的差动输入形成了到该可变增益放大器的输入，该级联放大器级的最后一级的输出形成该可变增益放大器的输出，每个放大器级具有第一、第二和第三差动放大器元件，每个放大器元件具有差动晶体管对，该差动晶体管对具有分别取决于输送到其中的第一、第二和第三尾电流的增益，该第一和第二放大器元件级联并包括从第二放大器元件的差动输出到第一放大器元件的差动输入的负反馈，第一放大器元件的差动输出耦合到第三放大器元件的差动输入，第三放大器元件的差动输出形成该放大器级的差动输出；产生多个参考电压的参考电压产生电路；用于每个放大器级的每个放大器元件的尾电流产生电路，每个尾电流产生电路按照响应增益控制电压和参考电压的比率给相应的放大器元件产生第二和第三尾电流；以及用于每个放大器级的环路增益控制电路，每个环路增益控制电路产生用于相应的放大器元件的第一尾电流以将第一和第二放大器元件的增益的乘积大致地保持恒定。
5.权利要求4所述的可变增益放大器，其中用于每个放大器级的第一、第二和第三放大器元件的尾电流不与绝对温度成比例。
6.权利要求4所述的可变增益放大器，其中参考电压产生电路包括由参考电压供电的电阻的串联连接。
7.权利要求6所述的可变增益放大器，其中用于每个放大器级的第二和第三放大器元件的尾电流产生电路包括多个差动晶体管对，每个晶体管响应来自参考电压产生电路的参考电压与响应增益控制电压的电压的比较，以控制来自相应的电流源的电流，从而按照响应该比较的比例提供一部分第二和第三尾电流。
8.权利要求7所述的可变增益放大器，其中用于每个放大器级的第一放大器元件的尾电流产生电路包括多个差动晶体管对，每个晶体管响应来自参考电压产生电路的参考电压与响应增益控制电压的电压的比较，以控制来自相应的电流源的电流的一部分，从而按照响应该比较的分数提供一部分第一尾电流。
9.权利要求7所述的可变增益放大器，其中晶体管为双极性晶体管。
全文摘要
本发明公开了包括多个可变增益级的可变增益放大器，其中在应用将连接到电源电压的多个电阻串联所形成的优选实施例中，通过将控制电压与不同的参考电压的比较来控制不同级的增益。这些相对的比较控制了确定每个可变增益放大器级的增益的电流比率。通过交错地改变电流比率，可以实现随着控制电压的总的增益的变化，这种变化在增益(分贝)控制电压(伏特)函数中是平滑的，并且通常不要求使用与绝对温度成比例的电流源。选择在优选实施例中作为控制电压的函数的每个增益状态的控制序列以获得在总的增益的每种设置下在畸变、信号处理能力和噪声方面的最佳性能。这意味着作为降低控制电压的函数(或作为从最大的增益降低总的VGA增益的函数)，首先控制最后的放大器的VGA2以降低增益值，其后控制中间放大器VGA3以降低增益值，其后控制输入放大器VGA1以降低增益值，其后再次控制最后的放大器VGA2进一步降低增益值。
文档编号H03G3/04GK1406411SQ99816390
公开日2003年3月26日 申请日期1999年10月27日 优先权日1998年12月29日
发明者H·C·瑙塔, F·A·A·韦瓦尔 申请人:马克西姆综合产品公司