阶带通滤波级联电路的电路图；
[0028] 图4是本发明中第二二阶带通滤波级联电路的电路图；
[0029] 图5是本发明中第三二阶带通滤波级联电路的电路图；
[0030] 图6是本发明中第四二阶带通滤波级联电路的电路图；
[0031] 图中1为信号发生电路、2为二阶带通滤波级联电路、3为示波器。
【具体实施方式】
[0032] 如图1所示，本发明一种傅里叶信号分解装置，包括：能够产生方波信号或者三角 波信号的信号发生电路1 ;分别与上述信号发生电路1的信号输出端相连的多组二阶带通 滤波级联电路2 ;分别与上述信号发生电路1和二阶带通滤波级联电路2相连的示波器3。
[0033] 周期为T的函数的傅里叶展开如下：
【主权项】
1. 一种傅里叶信号分解装置，其特征在于：包括： 能够产生方波信号或者三角波信号的信号发生电路（1); 分别与上述信号发生电路（1)的信号输出端相连的多组二阶带通滤波级联电路（2); 分别与上述信号发生电路（1)和二阶带通滤波级联电路（2)相连的示波器（3)。
2. 根据权利要求1所述的一种傅里叶信号分解装置，其特征在于：所述二阶带通滤波 级联电路（2)包括四组电路，分别为：第一二阶带通滤波级联电路、第二二阶带通滤波级联 电路、第三二阶带通滤波级联电路和第四二阶带通滤波级联电路，上述电路依次产生频率 为 lkHZ、3kHZ、5kHZ 和 7kHZ 的正弦波。
3. 根据权利要求2所述的一种傅里叶信号分解装置，其特征在于：所述第一二阶带通 滤波级联电路包括两个二阶带通滤波级联电路； 其电路结构为：电阻R20的一端与信号发生电路的信号输出端T0324相连，所述电阻 R20的另一端并接电容C16的一端和电容C20的一端后与电阻R22的一端相连，所述电容 C16的另一端并接电阻R21的一端后与运算放大器0P4的负输入端相连，所述电容C20的另 一端并接电阻R21的另一端后与运算放大器0P4的输出端相连，所述电阻R22的另一端接 地； 所述运算放大器0P4的正输入端依次串接电阻R24和电阻R30后接地，运算放大器0P4 的正电源端并接电容C14的一端后与电阻R17的一端相连，所述电阻R17的另一端与+15V 电源相连，所述电容C14的另一端接地，运算放大器0P4的负电源端并接电阻R26的一端后 与电容C23的一端相连，所述电阻R26的另一端与-15V电源相连，所述电容C23的另一端 接地； 所述运算放大器0P4的输出端串接电容C18后与电位器W15的一固定端相连，所述电 位器W15的活动端并接电位器W15的另一固定端和电阻R31的一端后与电容C21的正极相 连，所述电阻R31的另一端接地，所述电容C21的负极与电阻R19的一端相连； 所述电阻R19的另一端并接电容C15的一端和电容C19的一端后与电阻R27的一端相 连，所述电容C15的另一端并接电阻R18的一端后与运算放大器0P3的负输入端相连，所述 电容C19的另一端并接电阻R18的另一端后与运算放大器0P3的输出端相连，所述电阻R27 的另一端接地； 所述运算放大器0P3的正输入端依次串接电阻R23和电阻R29后接地，运算放大器0P3 的正电源端并接电容C13的一端后与电阻R16的一端相连，所述电阻R16的另一端与+15V 电源相连，所述电容C13的另一端接地，运算放大器0P3的负电源端并接电阻R25的一端后 与电容C22的一端相连，所述电阻R25的另一端与-15V电源相连，所述电容C22的另一端 接地；所述运算放大器0P3的输出端与电容C17的正极相连，所述电容C17的负极串接电阻 R28后接地，所述电容C17的负极为IkHZ信号输出端。
4. 根据权利要求2所述的一种傅里叶信号分解装置，其特征在于：所述第二二阶带通 滤波级联电路包括三个二阶带通滤波级联电路； 其电路结构为：电阻R38的一端串接电阻R45的一端后与信号发生电路的信号输出端 T0324相连，所述电阻R38的另一端并接电容C30的一端和电容C35的一端后与电阻R39的 一端相连，所述电容C30的另一端并接电阻R40的一端后与运算放大器0P7的负输入端相 连，所述电容C35的另一端并接电阻R40的另一端后与运算放大器0P7的输出端相连，所述 电阻R39的另一端串接电阻R46后接地； 所述运算放大器0P7的正输入端依次串接电阻R49和电阻R55后接地，运算放大器0P7 的正电源端并接电容C26的一端后与电阻R34的一端相连，所述电阻R34的另一端与+15V 电源相连，所述电容C26的另一端接地，运算放大器0P7的负电源端并接电阻R51的一端后 与电容C40的一端相连，所述电阻R51的另一端与-15V电源相连，所述电容C40的另一端 接地； 所述运算放大器0P7的输出端依次串接电容C32和电阻R42后与电容C36的正极相连， 所述电容C36的正极串接电阻R56后接地，电容C36的负极与电阻R41的一端相连； 所述电阻R41的另一端并接电容C29的一端和电容C34的一端后与电阻R43的一端 相连，所述电容C29的另一端并接电阻R37的一端后与运算放大器0P6的负输入端相连，所 述电容C34的另一端并接电阻R37的另一端和运算放大器0P6的正输入端后与运算放大器 0P6的输出端相连，所述电阻R43的另一端串接电阻R54后接地； 所述运算放大器0P6的正电源端并接电容C25的一端后与电阻R33的一端相连，所述 电阻R33的另一端与+15V电源相连，所述电容C25的另一端接地，运算放大器0P6的负电 源端并接电阻R50的一端后与电容C39的一端相连，所述电阻R50的另一端与-15V电源 相连，所述电容C39的另一端接地； 所述运算放大器0P6的输出端串接电容C31后与电位器W6的一固定端相连，所述电位 器W6的活动端并接电位器W6的另一固定端和电阻R57的一端后与电容C37的正极相连， 所述电阻R57的另一端接地，所述电容C37的负极与电阻R36的一端相连； 所述电阻R36的另一端并接电容C27的一端和电容C33的一端后与电阻R44的一端相 连，所述电容C27的另一端并接电阻R35的一端后与运算放大器0P5的负输入端相连，所述 电容C33的另一端并接电阻R35的另一端后与运算放大器0P5的输出端相连，所述电阻R44 的另一端串接电阻R53后接地； 所述运算放大器0P5的正输入端串接电阻R48后接地，运算放大器0P5的正电源端并 接电容C24的一端后与电阻R32的一端相连，所述电阻R32的另一端与+15V电源相连，所 述电容C24的另一端接地，运算放大器0P5的负电源端并接电阻R47的一端后与电容C38 的一端相连，所述电阻R47的另一端与-15V电源相连，所述电容C38的另一端接地；所述 运算放大器0P5的输出端与电容C28的正极相连，所述电容C28的负极串接电阻R52后接 地，所述电容C28的负极为3kHZ信号输出端。
5.根据权利要求1至4中任一权利要求所述的一种傅里叶信号分解装置，其特征在于： 所述信号发生电路（1)的电路结构为：振荡集成电路芯片ICL8038的6脚并接电位器W3的 一固定端后与+15V电源相连，振荡集成电路芯片ICL8038的8脚与电位器W3的活动端相 连，所述电位器W3的另一固定端接地； 所述振荡集成电路芯片ICL8038的5脚串接电阻R2后与电位器Wl的一固定端相连， 振荡集成电路芯片ICL8038的4脚与电阻R3的一端相连，所述电阻R3的另一端并接电位 器Wl的另一固定端后与电阻R4的一端相连，所述电位器Wl的活动端与+15V电源相连，所 述电阻R4的另一端与振荡集成电路芯片ICL8038的9脚相连，振荡集成电路芯片ICL8038 的10脚串接电容C12后接地，振荡集成电路芯片ICL8038的11脚接地，振荡集成电路芯片 ICL8038的12脚串接电阻R14后接地； 所述振荡集成电路芯片ICL8038的9脚和3脚分别与选择开关SI的两固定端相连，所 述选择开关Sl的活动端串接电阻R9后反相放大器OPl的负输入端相连，所述反相放大器 OPl的负输入端串接电阻Rl后与反相放大器OPl的输出端相连，反相放大器OPl的正输入 端串接电阻RlO后接地，反相放大器OPl的电源端分别与+15V电源和-15V电源相连，反 相放大器OPl的输出端与放大器0P2的正输入端相连； 所述放大器0P2的负输入端与放大器0P2的输出端相连，放大器0P2的电源端分别与 +15V电源和-15V电源相连，放大器0P2的输出端与电位器W2的一固定端相连，所述电位 器W2的活动端并接电位器W2的另一固定端和电阻R12的一端后与电容Cl的正极相连，所 述电阻R12的另一端接地，所述电容Cl的的负极为信号发生电路的信号输出端T0324。
【专利摘要】本发明一种傅里叶信号分解装置，具体涉及一种利用傅里叶级数展开进行分析的方法将方波或三角波分解为不同频率的正弦波信号的装置，解决了现有技术中信号发生器成本过高的问题，采用的技术方案是：一种傅里叶信号分解装置，包括：能够产生方波信号或者三角波信号的信号发生电路；分别与上述信号发生电路的信号输出端相连的多组二阶带通滤波级联电路；分别与上述信号发生电路和二阶带通滤波级联电路相连的示波器，本发明适用于电子工程技术领域。
【IPC分类】H03B28-00
【公开号】CN104579174
【申请号】CN201510009626
【发明人】王新彦
【申请人】国家电网公司, 国网山西省电力公司吕梁供电公司
【公开日】2015年4月29日
【申请日】2015年1月8日