一种空间通信系统中部分并行结构ldpc码译码系统及其方法
【技术领域】
[0001] 本发明涉及一种空间通信系统中部分并行结构LDPC码译码系统，属于并行译码
技术领域。
【背景技术】
[0002] 在空间通信系统中，接收机收到的信号常受到衰落信道和干扰噪声等影响。对此， 空间通信系统常采用具有高信道编码增益的LDPC(低密度奇偶校验码）码来提高信息传输 的可靠性，将误码率降低并逼近香农极限。目前，LDPC码已被作为CCSDS(空间数据系统资 讯委员会）、欧洲DVB(数字视频广播）等组织的通信系统的推荐信道编码方案之一。LDPC 码常用校验矩阵或图模型来进行描述，Tanner图表示是其中较直观、方便的一种，包含两个 节点集合，变量节点（variablenode)集合和校验节点（checknode)集合。每一个变量节 点对应于码字的一个码元，每一个校验节点对应于一个奇偶校验约束关系。两个节点集合 之间通过边（edge)进行连接，而节点集合内部无任何边连接。Tanner图与校验矩阵存在 一一对应的关系，即变量节点与校验矩阵中的列对应，校验节点与校验矩阵中的行对应，而 边则与校验矩阵中的非零元素相对应。Tanner图中与节点相连的边的数目称为节点的度 (degree)，节点的度与校验矩阵的行重（列重）一致。
[0003] LDPC码的译码算法有很多，常用的置信传播（BP)译码算法用对数似然比（LLR)表 示概率消息，其算法步骤总结如下，
[0004] (1)初始化，计算信道传递给变量节点的初始概率为Pi，以及对应的似然比消息数 据为D(Pi)，然后设定每个变量节点i传向与其相邻的校验节点j，j的取值范围为jgMi， 的初始信息为Dto)(qi =D(PD，式中％为每个校验节点j相邻的变量节点i的集合。
[0005] (2)校验节点更新，计算变量节点传向校验节点的消息为D(1)(rp^，Nj为第j个 校验节点相邻的变量节点集合，
【主权项】
1. 一种空间通信系统中部分并行结构LDPC码译码系统，其特征在于：包括迭代控制单 元、信道信息存储器、主存储器、变量节点处理模块、校验节点处理模块、判决结果输出缓冲 单元； 信道信息存储器包含4个双口RAM，每个RAM的深度为L= 2048,主存储器包括15个存 储器RAM，即主存储器RAM1、RAM2、……、RAM15,用于存储变量节点和校验节点之间传递的 边信息，每个存储器RAM对应在CCSDS标准中定义的码效率为R= 1/2的准循环LDPC码的 校验矩阵H里的每一个非零子矩阵，每个存储器RAM深度均为L= 2048,即主存储器RAM1、 RAM2、......、RAM15分别对应如下： RAM1对应超列S1与超行H2对应的子阵Iy RAM2对应超列S1与超行H3对应的子阵Iy RAM3对应超列S2与超行H2对应的子阵Iy RAM4对应超列S2与超行H3对应的子阵n5; RAM5对应超列S2与超行H3对应的子阵n6; RAM6对应超列P1与超行HI对应的子阵込； RAM7对应超列P2与超行H2对应的子阵Iy RAM8对应超列P2与超行H3对应的子阵n7; RAM9对应超列P2与超行H3对应的子阵n8; RAM10对应超列P3与超行HI对应的子阵込； RAM11对应超列P3与超行H1对应的子阵ni; RAM12对应超列P3与超行H2对应的子阵n2; RAM13对应超列P3与超行H2对应的子阵n3; RAM14对应超列P3与超行H2对应的子阵n4; RAM15对应超列P3与超行H3对应的子阵Il; 校验矩阵H的行分为3个超行分别为HI、H2、H3,HI为0-2047行、H2为2048-4095行、H3为4096-6143行；将校验矩阵H的列分为5个超列Sl、S2、Pl、P2、P3,S1为0-2047列、 S2 为 2048-4095 列、P1 为 4096-6143 列、P2 为 6144-8191 列、P3 为 8192-10239 列； 变量节点处理模块包括VNU1、VNU2、VNU3、VNU4和VNU5这5个变量节点处理单元，变 量节点处理单元为5路并行； 校验节点地址处理模块包括CNU1、CNU2、CNU3这三个校验节点处理单元，CNU1、CNU2、CNU3为3路并行； 信道信息存储单元接收并存储数字接收机解调的当前这一帧似然信息数据，并将该似 然信息数据顺序地存储到信道信息存储单元的4个RAM里，一帧似然信息数据为8192个， 当该帧接收完毕后，信道信息存储单元产生一个接收完毕信号发送给迭代控制单元，信道 信息存储单元同时通过乒乓操作接收下一帧的8192个数据； 迭代控制单元收到接收完毕信号后向信道信息存储单元发出译码开始信号，信道信息 存储单元接收到译码开始信号，将4个RAM中的似然信息数据顺序地并行输出4路数据D_ llr给变量节点处理模块， 变量节点处理模块接收信道信息存储单元的4路数据D_llr，将该4路数据D_llr分 别送至VNU1、VNU2、VNU3、VNU4,将0值送至VNU5,同时变量节点处理模块从主存储器中的 RAM1、RAM2、......、RAM15 中按照存储器中的RAM1、RAM2、......、RAM15 的读地址Addr_VN的 顺序读取RAM1、RAM2、……、RAM15中的边信息D_al，如果是第1次迭代，则从主存储器中 取出的边信息D_al= 0,由迭代控制单元定义读地址Addr_VN的顺序为0、1、2、…、2047， 按下列方式分别将边信息D_al送至VNU1、VNU2、VNU3、VNU4、VNU5 : 将RAM1、RAM2的数据按照Addr_VN顺序地读出送给VNU1 ; 将RAM3?RAM5的数据按照Addr_VN顺序地读出送给VNU2 ; 将RAM6的数据按照Addr_VN顺序地读出送给VNU3 ; 将RAM7?RAM9的数据按照Addr_VN顺序地读出送给VNU4 ; 将RAM10?RAM15的数据按照Addr_VN顺序地读出送给VNU5 ; 根据D_llr和D_al计算更新的似然信息，得到更新后的边信息D_el;将更新后的边信 息D_el按照写地址Addr_VN写入主存储器RAM1、RAM2、……、RAM15,读地址Addr_VN与 写地址Addr_VN数值相同，区别是调用时间不同，均由迭代控制单元生成，为顺序地址0、1、 2、…、2047 ; 迭代控制单元产生校验节点地址处理模块的读地址Addr_CN，Addr_CN包括Addr_CNl、 Addr_CN2......、Addr_CN15,Addr_CNl、Addr_CN2......、Addr_CN15 通过步骤⑶主存储器 RAM1、RAM2、......、RAM15对应的子阵计算得到； 校验节点处理模块根据读地址Addr_CN，从主存储器RAM1、RAM2、……、RAM15中按以 下方式读出边信息D_el，记为边信息D_a2,送至校验节点地址处理模块中的CNU1、CNU2、 CNU3 ； 即将RAM10、RAM11 的数据按照Addr_CN10、Addr_CNll读出送给CNU1 ; 将RAM1、RAM3、RAM7、RAM12、RAM13、RAM14 的数据分别按照Addr_CNl、Addr_CN3、Addr_CN7、Addr_CN12、Addr_CN13、Addr_CN14 读出送给CNU2 ; 将RAM2、RAM4、RAM5、RAM8、RAM9、RAM15 的数据分别按照Addr_CN2、Addr_CN4、Addr_CN5、Addr_CN8、Addr_CN9、Addr_CN15 读出送给CNU3 ; 根据得到的边信息D_a2计算更新的似然信息，得到再次更新后的边信息D_e2 ; 将更新后的边信息D_e2按照地址Addr_CNl、Addr_CN2……、Addr_CN15分别写入主存 储器中的RAM1、RAM2、……、RAM15后，向迭代控制单元发送这一次迭代完成信号，读地址 Addr_CN与写地址Addr_CN数值相同，区别是调用时间不同，均由迭代控制单元生成； 迭代控制单元收到这一次迭代完成信号，开始下一次迭代，直至达到设定的该帧的最 大迭代次数M，产生译码终止信号Dec_E，然后，将最后一次迭代完成后得到的边信息D_el' 按照正负判决为0和1，即D_el'为正，判决为1，D_el'为负，判决为0,此判决结果通过判 决结果输出缓冲单元输出判决结果，此帧译码完毕，随后进行下一帧的译码，直至数字接收 机解调的所有帧似然信息数据译码完成。
2.根据权利要求1所述的一种空间通信系统中部分并行结构LDPC码译码系统，其特征 在于：所述校验矩阵H为在CCSDS标准中定义的码率为R= 1/2的准循环LDPC码的校验矩 阵，该准循环LDPC码的码字长度N为8192、信息位长度K为4096,该码的校验矩阵H表示 为：
矩阵H里的I。和0t分别为2048X2048维单位矩阵和0矩阵，nk(k= 1，2,. . .，8)为 2048X2048维置换阵，该置换阵nk的第t行（t= 0, 1，2, ...，2047)非零元素的列位置 nk(t)为：
式中，L= 2〇48，mod表示模运算，|_4"尤」表示对4VL向下取整，0JP为列位置nk(t)中的函数。
3. 根据权利要求2所述的一种空间通信系统中部分并行结构LDPC码译码系统，其特征 在于：所述的Addr_CN根据CCSDS标准中码率为R= 1/2的（8192,4096)LDPC码的校验矩 阵H计算得到。
4. 根据权利要求1所述的一种空间通信系统中部分并行结构LDPC码译码系统，其特征 在于：所述D_llr和D_al计算更新的似然信息，得到更新后的边信息D_el的步骤如下： 设第n个，n为1，2, 3, 4, 5,变量节点处理单元从主存储器中读出m个信息D_al，m为正 整数，m'为l，2-m，m'表示m个信息中的第m'个信息的序号，第m'个信息D_al(m'）对 应的更新信息D_el等于从信道信息存储器中读出的信道似然信息D_llr加上除去第m'个 信息D_al(m'）之外的其他m-1个信息D_al。
5. 根据权利要求1所述的一种空间通信系统中部分并行结构LDPC码译码系统，其特征 在于：所述D_a2计算更新的似然信息，得到更新后的边信息D_e2的步骤如下： (1) 设第P个，P为1，2, 3,校验节点处理单元从主存储器中读出k个信息D_a2,k为正 整数，k'为1，2…k，k'表示k个信息中的第k'个信息的序号，第k'个信息D_a2(k'）对 应的更新信息D_e2的符号位操作为：除去第k'个更新信息D_a2 (k'）之外的k-1个D_a2 符号位的异或； (2) 将k个信息D_a2的幅度相比较，求得