共射共基放大器的制造方法
【技术领域】
[0001]本发明涉及由制造费用相对低廉的硅CMOS构成的共射共基放大器，特别地，涉及能够增大电源电压控制范围，并且能够抑制功率附加效率劣化的共射共基放大器。
【背景技术】
[0002]通常在移动电话等移动通信工具中使用的发送信号放大用的高输出放大器中，使用高频特性良好、耐压高的采用了 GaAs HBT等工艺的元件。以上述工艺制造出的高输出放大器以最大输出功率时的功率附加效率成为最大的方式进行设计，在输出功率下降时功率附加效率急速劣化。因此，存在下述方法，即，对应于输出功率而采用DC - DC转换器对高输出放大器的电源电压进行控制，从而抑制输出功率降低时的效率劣化(例如，参照非专利文献I)。
[0003]另外，由于GaAs HBT等工艺的制造费用相对高昂，也在开发采用了在批量生产时制造费用相对低廉的硅CMOS工艺的高输出放大器。在由CMOS构成的高输出放大器的情况下，晶体管的高频特性高的元件耐压降低，耐压高的元件高频特性降低。因此，将高输出放大器构成为共射共基放大器，源极接地晶体管使用耐压低而高频特性高的元件，栅极接地晶体管使用耐压高而高频特性低的元件。栅极接地晶体管的栅极电压设定为不会使源极接地晶体管的漏极电压超过耐压的电压。
[0004]非专利文献1:Douglas A.Teeter, “Average Current Reduct1n in (W) CDMAPower Amplifiers，，，Rad1 Frequency Integrated Circuits (RFIC) Symposium, 2006.
[0005]即使在由CMOS构成的共射共基放大器的情况下，也能够与由GaAs HBT构成的放大器同样地，通过采用DC-DC转换器对电源电压进行控制，从而抑制在输出功率降低时的功率附加效率的劣化。但是，由于栅极接地晶体管在从饱和动作转移至线性动作的动作点处输出阻抗急剧地变化，因而输出信号失真。因此，电源电压降低的下限成为源极接地晶体管的漏极电压、栅极接地晶体管的饱和漏极电压和输出振幅余量这三者之和。
[0006]为了增大电源电压控制范围，将源极接地晶体管的漏极电压尽可能设定得较低即可。但是存在下述问题，即，由于输出信号功率增大时源极接地晶体管的漏极电压的动作范围不足，导致源极接地晶体管成为线性动作而输出信号失真。
【发明内容】
[0007]本发明是为了解决上述课题而提出的，目的是提供一种共射共基放大器，其能够增大电源电压控制范围，并且能够抑制功率附加效率的劣化。
[0008]本发明所涉及的共射共基放大器的特征在于，其具有:第I晶体管，其具有漏极、输入信号的栅极以及被接地的源极；第2晶体管，其具有栅极、漏极以及与所述第I晶体管的所述漏极连接的源极；负载，其与所述第2晶体管的所述漏极连接；DC - DC转换器，其对应于输出功率，将可变的电源电压经由所述负载向所述第2晶体管的所述漏极供给；以及第I偏置电路，其将由所述电源电压的函数表示的电压向所述第2晶体管的所述栅极供给。
[0009]在本发明中，采用下述第I偏置电路，S卩，将由从DC - DC转换器供给的电源电压的函数表示的电压向第2晶体管的栅极供给。由此，能够增大电源电压控制范围，并且能够抑制功率附加效率的劣化。
【附图说明】
[0010]图1是表示本发明的实施方式I所涉及的共射共基放大器的图。
[0011]图2是表示本发明的实施方式I所涉及的偏置电路的图。
[0012]图3是表示图2的偏置电路的输出特性的图。
[0013]图4是表示本发明的实施方式2所涉及的共射共基放大器的图。
[0014]图5是表示本发明的实施方式3所涉及的共射共基放大器的图。
[0015]图6是表示本发明的实施方式3所涉及的偏置电路的图。
[0016]标号的说明
[0017]1、3晶体管，4负载，5DC-DC转换器，6、7偏置电路，8限幅放大器，9参照电压源，10加法器，11低通滤波器，13、14存储器
【具体实施方式】
[0018]对本发明的实施方式所涉及的共射共基放大器，参照附图进行说明。对相同或相对应的结构要素，标注相同的标号，有时省略重复说明。
[0019]实施方式I
[0020]图1是表示本发明的实施方式I所涉及的共射共基放大器的图。晶体管I是源极接地晶体管，其具有栅极、漏极以及被接地的源极。向晶体管I的栅极经由DC切断用电容器2输入信号。
[0021]晶体管3是栅极接地晶体管，其具有栅极、漏极以及与晶体管I的漏极连接的源极。负载4与晶体管3的漏极连接。从晶体管3的漏极经由DC切断用电容器15输出信号。晶体管1、3是硅MOSFET。
[0022]DC - DC转换器5对应于输出功率将可变的电源电压经由负载4向晶体管3的漏极供给。偏置电路6将由电源电压的函数表示的电压向晶体管3的栅极供给。偏置电路7将由电源电压的函数表示的电压向晶体管I的栅极供给。
[0023]具体来说，以DC-DC转换器5的电源电压越高则晶体管I的漏极电压越高的方式，偏置电路6的输出电压升高。由于作为晶体管I而使用高频性能高、栅极长度短的晶体管，因此在短沟道效应的影响下，如果漏极电压升高，则偏置电流增加。因此，电源电压越高，偏置电路7的输出电压越低，从而晶体管I的栅极电压降低。
[0024]另外，如果晶体管I的栅极电压随着电源电压而升高，则高频特性优异的晶体管I的耐压低。因此，偏置电路6以使得晶体管I的漏极电压不会大于或等于不超过晶体管I的耐压的某个恒定电压的方式进行限制。反之，偏置电路6也可以以使得晶体管I的漏极电压不会小于或等于某个恒定电压的方式进行限制。
[0025]图2是表示本发明的实施方式I所涉及的偏置电路的图。多个限幅放大器8各自具有差动输入端子。向多个限幅放大器8的差动输入端子的一侧的端子输入监视电压Vmon(电源电压)。多个参照电压源9向多个差动输入端子的另一侧的端子分别供给参照电压V1、…、Vn。加法器10将多个限幅放大器8的输出相加。在这里，采用η个限幅放大器。多个限幅放大器8由多个参照电压源9的参照电压V1、…、Vn和监视电压Vmon的电压差控制，