04可被成行和列地布置，当然，这是可选的；像素104通常可以任意形式(规律地或不规律地)被布置。在各种实施例中，每个LED子矩阵102可包括nXm个像素104(η例如在2至100的范围内，例如在5至50的范围内，例如在10至30的范围内，例如约20 ;并且m例如在2至100的范围内，例如在5至50的范围内，例如在10至30的范围内，例如约20 ;其中η和m可以是相同数字或可以是不同数字)。在各种实施例中，每个LED子矩阵102可包括20X20个像素104。在各种实施例中，每个LED子矩阵102可具有在约2mmX 2mm至约3mmX 3mm范围内的大小，例如约2mmX2mm的大小。然而，LED子矩阵102的其他大小可被提供在各种实施例中。此外，LED子矩阵102并不需要具有正方形的覆盖，也可具有矩形或其他多边形或甚至圆形(例如，圆或椭圆形)覆盖。在各种实施例中，LED矩阵100可包括数百的或数千的像素104，例如数万的像素104，例如在约20000像素至约30000像素范围内，例如约24000像素。
[0030]图2A至图2D示出了说明驱动衬底的制造的剖视图，该驱动衬底接收图1A和图1B的LED子矩阵。如图2A至图2D所示的实施例说明性地提供LED的驱动电路的半导体衬底的微结构化。
[0031]图2A示出了包括衬底202的第一结构200，该衬底202包括第一侧204和与第一侧204相对的第二侧206。衬底202可包括半导体材料(例如，硅或硅锗)或者半导体化合物材料(例如，IH-V半导体化合物材料或I1-VI半导体化合物材料，比如磷化铟(InP)或砷化镓(GaAs)等)，其可以以掺杂原子(例如，以P型掺杂原子(比如硼(B)))进行掺杂。任何其他适当的半导体材料或掺杂剂可被提供在各种实施例中。衬底202可包括硅全体晶片(silicon full body wafer)或绝缘体上娃(SOI)晶片。
[0032]此外，外延层208 (例如，外延的硅层208)可被沉积在衬底202之上，例如在衬底202之上生长。外延层208可以掺杂原子进行掺杂，例如以η型掺杂原子(η)(比如，磷(P))等进行惨杂。
[0033]此外，如下文将更详细描述的，可形成例如埋置的位线210的埋置导电结构210，可被提供以向电子部件提供电流。埋置导电结构210可以掺杂原子进行重掺杂，例如以η型掺杂原子(η+)(比如，磷(P))等进行掺杂。在各种实施例中，埋置导电结构210可在连向衬底202的接口处被形成在外延层208之内。如下文将更详细描述的，埋置导电结构210的位于第一侧204的各部分可提供例如埋置导电结构210的材料(例如,娃)和负载的电极(例如，发光二极管的电极)之间的电接触232。
[0034]在各种实施例中，一个或多个电子部件可被形成在外延层208之中，并且可被导电地连接至埋置导电结构210。
[0035]为实施该一个或多个电子部件，根据部件的类型，一个或多个阱可被提供在外延层208以及有源区或各扩散区之中，以形成例如一个或多个晶体管(比如，一个或多个场效应晶体管(FET)(例如金属氧化物半导体(MOS) FET，例如互补型MOSFET (CM0SFET)或双扩散MOSFET (DM0SFET))，或者一个或多个双极型晶体管，或者一个或多个绝缘栅双极型晶体管(IGBT)等。该一个或多个晶体管可被配置为一个或多个功率晶体管。
[0036]在各种实施例中，任何种类的逻辑电路(例如，一个或多个驱动电路)可被提供。在各种实施例中，该电子部件可包括平面部件和/或垂直部件。
[0037]多个单个部件区可被提供在外延层208之中，其可彼此横向地隔离。举例说明，第一部件区212可包括一个或多个(例如，垂直)功率晶体管(其可被用作驱动电路中的功率开关)。此外，第二部件区214可包括逻辑部件，例如实施控制第一部件区212中的功率晶体管的(例如，CMOS)调节电路。在各种实施例中，单个部件区212、214可通过浅的沟槽隔离结构(STI)230或通过结隔离结构230彼此横向地隔离，其中它们中的每个可被提供在各自两个单个部件区212、214之间。因此，单个部件区212、214可避免被电气短路。
[0038]此外，钝化层(例如，氧化硅或氮化硅)216可被沉积在外延层208之上，并且可包括用于接触焊盘结构218的开口，以导电地接触外延层208中的电子部件。此外，在第一部件区212中的该电子部件可通过接触焊盘结构218被导电地连接至在第二部件区214中的一个或多个电子部件。因此，外延层208的较上表面(例如，外延硅层208的较上表面)可与钝化层216的较低表面直接物理接触。
[0039]说明性地，多个驱动电路可被提供在衬底202的第一侧204，其中多个驱动电路中的每个被配置，以将电流从衬底202的第一侧204驱动至衬底202的第二侧206。
[0040]图2B示出了第二结构250，在其中多个腔体(换言之，凹槽)220可在衬底202中从衬底202的第二侧206被形成，以暴露埋置导电结构210的至少一部分或外延层208的至少一部分。多个腔体220可通过移除衬底202的材料被形成，例如通过蚀刻(例如，湿蚀刻或干蚀刻)。在各种实施例中，第一部件区212的埋置导电结构210的至少一部分或外延层208的至少一部分可被暴露，以允许随后与被提供在第一部件区212中的至少一个电子部件(例如，功率晶体管)的电接触。
[0041]然后，如在图2C中的第三结构260中所示，焊料222或导电胶222可被提供在腔体220的埋置导电结构210之上的每个底部，例如如将在下文更详细描述的，以固定LED子矩阵102的每个LED。说明性地，埋置导电结构210可提供负载接口，以将来自多个集成电路(例如，驱动电路)的电流耦接至多个负载。负载的一种示例是发光设备(比如，LED),然而，消耗电流的任何其他负载(比如，传感器部件等)可被提供。
[0042]此外，如图2D所示，LED子矩阵102的单个LED可被引入腔体之中(恰好一个LED可被弓I入每个腔体220之中)，并且可通过焊料222 (在此情况下通过焊接)或导电胶222 (在此情况下通过粘附)被固定。因此，机械固定以及导电连接被提供在LED子矩阵102的LED和电子部件(例如，在第一部件区212中的晶体管)之间。因此，电流可被提供穿过LED子矩阵102 (用第一箭头224表示的横向电流)、穿过各LED (用第二箭头226表示的垂直电流)以及穿过接触焊盘结构218 (用第三箭头228表示的横向电流)。
[0043]说明性地，在各种实施例中，如上所述，多个腔体220从衬底202的第二侧206被建立，并且电接触埋置导电结构210。LED (每个电极可具有两个电极)可具有与各腔体220相容的形状，并且具有至少一个电极，以与埋置导电结构210接触。可替换地，LED的两个电极可被放置在各腔体220的内侧，接触两个电隔离的埋置导电结构(未示出)，该两个电隔离的埋置导电结构可被彼此电隔离。这些实施例可被提供用于结隔离技术以及用于SOI技术。
[0044]在各种实施例中，一个或多个控制器可被集成(换言之，被埋置)在衬底202中。该一个或多个控制器可被配置为控制一个或多个驱动电路。导电连接结构也可被提供在衬底202的第一侧204，并且被电连接至多个驱动电路，其中导电连接结构可以是从衬底202的第一侧204可电耦接的。
[0045]图3A示出了依照各种实施例的衬底302 (例如，驱动衬底302)的部分和LED子矩阵304的部分的剖视图。此外，图3B示出了电路的电路图350，该电路包括LED和由如图3A所示的部分实施的驱动电路。如图3A所示，在各种实施例中，衬底302可包括多个部件区，例如多个第一部件区306和多个第二部件区308。恰好一个第一部件区306和恰好一个第二部件区308可形成部件区单元，其中每个部件区单元可与LED子矩阵304的恰好一个LED 310相关联，以驱动该相关联的LED 310。第一部件区306和第二部件区308可在衬底302之内接近彼此被交替地布置。部件区306、308可通过隔离沟槽344被彼此电隔离，该隔离沟槽344例如被以氧化物(例如，氧化硅)或者氧化物(例如，氧化硅)和多晶硅进行填充。在隔离沟槽344被以氧化物(例如，氧化硅)和多晶硅填充的情况下，该结构的底部可转而通过氧化物(例如，氧化硅)348被隔离。
[0046]每个第一部件区306