一种基于集成电感噪声相消技术的接收机前端电路的制作方法
【技术领域】
[0001] 本发明属于射频与毫米波集成电路设计领域，特别涉及高性能、低噪声系数 (Noise Figure:NF)的接收机前端电路设计。
【背景技术】
[0002] 随着CMOS (互补金属-氧化物-半导体：Complementary Metal-Oxide-Semiconductor)高速无线通讯电路与系统的发展，和用户对通信质量和速度 体验等要求的不断提高，信息交换速率不断增长，尤其是室内高速通信需求变得越来越为 重要。据Mason预测，到2016年，全球无线通信数据量的80%将由室内产生。在这样的 背景下，无线局域网（Wireless Local Area Network:WLAN)技术突飞猛进，其中以IEEE 802. 11系列标准最具代表性，目前该标准已经发展到第五代802. llac，通信数据率将可以 达到Gbps (Giga-bit-per-second)及以上，因而吸引了学术界和工业界人士的广泛关注。 [0003] 具体到工作在射频波段的无线接收机系统，需要在满足低成本、低功耗的同时实 现高增益、低噪声，以实现接收机前端系统在高频下的损耗与噪声系数。随着无线局域网技 术的发展，数据传输率不断提高，调制的矢量星座图（Constellation diagram)越来越密 集，对接收机的噪声系数也越来越高。为了减少片外元件的数量，降低成本，电路里面会大 量使用集成电感。但集成电感由于品质因子（Quality Factor)较低，含有的寄生电阻较大， 这将产生大量的热噪声，严重影响接收机前端电路的噪声性能。
[0004]目前，传统的应用于接收机前端电路的电感主要有两种形式。一种是使用片外 的电感，利用其高品质因子的特性以降低噪声。如参考文献《Yuan-Hung Chung，etc.，"A 4-in-l(WiFi/BT/FM/GPS)connectivity SoC with enhanced c〇-existence performance in 65nm CMOS, " IEEE ISSCC Dig. Tech. Papers, pp. 172, 174, 19-23 Feb. 2012》与《Ming He,etc., ^20.5 A 40nm dual-band 3-stream 802.lla/b/g/n/ac MIMO WLAN SoC with I.IGb/s over-the-air throughput, " IEEE ISSCC Dig. Tech. Papers, pp. 350, 351, 9-13 Feb. 2014》。这样的做法增加了电路制造成本，并且影响了集成度；另一种是使用普通的片 内集成电感，如参考文献《Sanghoonjoo, Tae-Young Choi, and Byunghoo Jung, "A 2. 4_GHz Resistive Feedback LNA in 0· 13-μm CMOS, "IEEE J. Solid-State Circuits, vol. 44,n o. 11，pp. 3019-3029, Nov. 2009》。这种方案不可避免地引入了很高的热噪声。
[0005] 因此，需要发明新的电路结构，妥善解决电路的设计成本以及噪声性能这对矛盾， 同时满足接收机前端系统的集成度和性能。
【发明内容】
[0006] 有鉴于此，本发明的目的在于提出一种基于集成电感噪声相消技术的接收机前 端，在使用集成电感的基础上，通过全新的电路结构，消除电感贡献的噪声，保证整个接收 机的低噪声系数，满足无线通信标准对接收机前端的性能要求，并提高整个接收机前端系 统的集成度。
[0007] 为实现以上目的，本发明一种基于集成电感噪声相消技术的接收机前端电路，其 特征在于，该电路包括两个相同的支路，第一支路由第一低噪声放大器、第一 I路和Q路混 频器、第一跨阻放大器组成，第二支路由第二低噪声放大器、第二I路和Q路混频器、第二跨 阻放大器组成组成；其中，输入信号分为两路分别与第一支路的低噪声放大器和第二支路 的低噪声放大器的输入端相连，第一支路的低噪声放大器的输出端接第一支路的I路和Q 路混频器的公共输入端；第二支路的低噪声放大器的输出端接第二支路的I路和Q路混频 器的公共输入端；第一支路I路混频器的本振端和第二支路I路混频器的本振端分别与整 个电路的I路本振输入端相连；第一支路和第二支路中的Q路混频器的本振端分别与整个 电路的Q路本振输入端相连；第一支路中I路混频器的差分输出端与第二支路中Q路混频 器的差分输出端相连，并与第一支路中的跨阻放大器的差分输入端相连；第一支路中跨阻 放大器的差分输出端为整个接收机前端的I路差分输出端；第二支路中I路混频器的差分 输出端与第一支路中Q路混频器的差分输出端相连，并与第二支路中的跨阻放大器的差分 输入端相连，第二支路中跨阻放大器的差分输出端为整个接收机前端的Q路差分输出端。
[0008] 所述第一支路中的第一低噪声放大器，可由栅电感Lg、nMOS管M1、电感L s和电感 Ld组成；其中，栅电感L 8的一端接输入端，另一端接nMOS管M ^勺栅端，nMOS管M ^原极接电 感Ls的一端，电感L s的另一端接地GND ;M亦漏极接输出端和电感L d的一端，L d的另一端 接电源VDD。
[0009] 所述第二支路中的第二低噪声放大器，可由nMOS管M2n、pMOS管M 2p组成；其中， nMOS管M2n和pMOS管M 2p的栅端接在一起并接输入端，nMOS管M 2n源极接地GND，pMOS管M 2p 源极接电源VDD，nMOS管M2n和pMOS管M 2p的漏端接在一起并接输出端。
[0010] 所述第一支路和第二支路中混频器相同，均可包含有I路和Q路两个混频器。本 发明的技术特点及有益效果：
[0011] 本发明针对集成电感热噪声过大的问题，采用了新的电路结构，引入了噪声相消 技术，消除了集成电感贡献的噪声，实现了改进的噪声性能，解决了接收机系统集成电感和 噪声性能不能同时解决的矛盾，同时实现低噪声和片上高集成度，有效地避免了传统设计 方法在噪声和集成度之间的取舍问题，提高了整个接收机前端系统性能并保证了电路的设 计可靠性与静电鲁棒性。
【附图说明】
[0012] 图1为本发明提出的基于集成电感噪声相消技术的接收机前端的电路图；
[0013] 图2为本发明实施例中的基于集成电感噪声相消技术的接收机前端（I路）的工 作原理图；
[0014] 图3为本发明以输入信号频率范围为5. OOlGHz - 5. 1GHz，混频器本振频率为 5GHz，接收机前端电路为实施例对输出频率范围为IMHz-lOOMHz的噪声系数的仿真结果。
[0015] 图4为本发明对以输入信号频率为5. 01GHz，混频器本振频率为5GHz，接收机前端 电路实施例的输出频率为IOMHz的噪声分析，即栅电感贡献的噪声功率占支路1所贡献噪 声功率的比例；
[0016] 图5为本发明对以输入信号频率为5. 01GHz，混频器本振频率为5GHz，接收机前端 电路实施例的输出频率为IOMHz的噪声分析，即栅电感贡献的噪声功率占整个电路噪声功 率的比例。
【具体实施方式】
[0017] 为使本发明的目的、技术方案和特点更加清楚明确，下面结合附图对具体实施方 式进行详细说明与描述。
[0018] 本发明提出了一种基于集成电感噪声相消技术的接收机前端电路，在使用集成电 感的基础上，采用全新的电路结构，通过前馈的方式将集成电感贡献的热噪声消除，保证了 低噪声系数，满足无线通信标准对接收机前端的性能要求，并提高整个接收机前端系统的 集成度。
[0019] 为实现以上目的，本发明的一种基