互补输出产生器模块的制作方法
【专利说明】互补输出产生器模块
[0001]相关申请案
[0002]本申请案主张肖恩.斯特西.斯蒂德曼(Sean Stacy Steedman)、齐克.朗斯特鲁姆(Zeke Lundstrum)、克里斯蒂安.尼古拉.格罗萨(Cristian Nicolae Groza)、塞巴斯蒂安.丹.克帕斯亚(Sebastian Dan Copacian)及哈多诺.达玛瓦克塔(HartonoDarmawaskita)的标题为“互补输出产生器模块(Complementary Output GeneratorModule)”、于2012年11月15日提出申请的序号为61/726，996的共同拥有的美国临时专利申请案的优先权；且出于所有目的特此以弓I用方式并入本文中。
技术领域
[0003]本发明涉及一种互补输出产生器(COG)模块，且特定来说，涉及一种供与微控制器一起结合例如(举例来说，但不限于)可用于功率管理(例如，切换模式电力供应器(SMPS)、蓄电池充电器、马达速度、能量收获等)的脉冲宽度调制器外围模块的其它模块使用的COG模块。
【背景技术】
[0004]互补输出产生器(COG)模块结合各种信号产生模块(例如，脉冲宽度调制器、比较器、频率产生器等)用于微控制器及其它数字控制装置中。此外围装置的可编程性允许许多不同应用，举例来说以控制桥式配置或切换模式电力供应器(SMPS)中的功率晶体管。虽然许多配置借助常规互补输出产生器可用，但仍需要此COG模块的经改进功能性。
【发明内容】
[0005]因此，需要具有如下文中更充分地描述的增强特征的COG模块。
[0006]根据一实施例，一种用于微控制器的互补输出产生器模块，其中所述互补输出产生器可通过所述微控制器的处理核心配置，可包括:时钟输入，其耦合到时钟源；多个上升事件输入，其可以可编程方式选择，其中所述选定上升事件输入中的至少一者当在所述上升事件输入中的相应选定一者处发生至少一个上升事件时起始与所述时钟源同步的上升事件信号；多个下降事件输入，其可以可编程方式选择，其中所述选定下降事件输入中的至少一者当在所述下降事件输入中的相应选定一者处发生至少一个下降事件时起始与所述时钟源同步的下降事件信号；及多个输出，其中所述多个输出中的第一者在检测到所述上升事件信号后即刻断言第一输出驱动信号直到检测到所述下降事件信号为止，且所述多个输出中的第二者在检测到所述下降事件信号后即刻断言第二输出驱动信号直到检测到下一上升事件信号为止。
[0007]根据又一实施例，时钟多路复用器可耦合于所述时钟输入与多个时钟源之间，其中所述时钟多路复用器可适于选择所述多个时钟源中的一者。根据又一实施例，上升事件消隐时间电路可经提供以用于抑制所述上升事件产生所述上升事件信号直到所述上升事件消隐时间电路已超时之后为止。根据又一实施例，所述上升事件消隐时间电路可包括:计数器，其耦合到所述时钟源；比较器，其耦合到所述计数器；及消隐时间寄存器，其耦合到所述比较器。
[0008]根据又一实施例，所述上升事件消隐时间电路可包括:多个串联连接的单位延迟元件；及多路复用器，其具有耦合到所述多个串联连接的单位延迟元件中的相应者的输入。根据又一实施例，下降事件消隐时间电路可经提供以用于抑制所述下降事件产生所述下降事件信号直到所述下降事件消隐时间电路已超时之后为止。根据又一实施例，所述下降事件消隐时间电路可包括:计数器，其耦合到所述时钟源；比较器，其耦合到所述计数器；及消隐时间寄存器，其耦合到所述比较器。根据又一实施例，所述下降事件消隐时间电路可包括:多个串联连接的单位延迟元件；及多路复用器，其具有耦合到所述多个串联连接的单位延迟元件中的相应者的输入。
[0009]根据又一实施例，上升事件静带时间电路可经提供以用于抑制所述第二输出驱动信号直到所述上升事件静带时间电路已超时之后为止。根据又一实施例，所述上升事件静带时间电路可包括:计数器，其耦合到所述时钟源；比较器，其耦合到所述计数器；及静带时间寄存器，其耦合到所述比较器。
[0010]根据又一实施例，所述上升事件静带时间电路可包括:多个串联连接的单位时间延迟元件；及多路复用器，其具有耦合到所述多个串联连接的单位延迟元件中的相应者的输入。根据又一实施例，每一单位时间延迟元件提供固定时间延迟。根据又一实施例，所述固定时间延迟可为大约五纳秒。
[0011]根据又一实施例，下降事件静带时间电路可经提供以用于抑制所述第一输出驱动信号直到所述下降事件静带时间电路已超时之后为止。根据又一实施例，所述下降事件静带时间电路可包括:计数器，其耦合到所述时钟源；比较器，其耦合到所述计数器；及静带时间寄存器，其耦合到所述比较器。根据又一实施例，所述下降事件静带时间电路可包括:多个串联连接的单位时间延迟元件；及多路复用器，其具有耦合到所述多个串联连接的单位延迟元件中的相应者的输入。根据又一实施例，每一单位时间延迟元件提供固定时间延迟。
[0012]根据又一实施例，可提供多个输出极性反转电路，其中所述多个输出极性反转电路中的每一者可耦合到所述多个输出中的相应一者，借此当可将第一逻辑电平施加到所述输出极性反转电路时，所述多个输出中的所述相应者提供非反相输出驱动信号且当可将第二逻辑电平施加到所述输出极性反转电路时，所述多个输出中的所述相应者提供反相输出驱动信号。
[0013]根据又一实施例，可提供多个输出转向多路复用器，其中所述多个输出转向多路复用器将所述多个输出中的相应者耦合到相应信号、逻辑高、逻辑低或高阻抗。根据又一实施例，所述多个输出转向多路复用器实质上立即改变信号到所述多个输出的耦合。根据又一实施例，所述多个输出转向多路复用器与下一上升事件信号同步地改变信号到所述输出的耦合。
[0014]根据又一实施例，可提供具有耦合到上升及下降事件输入的输出的脉冲宽度调制(PWM)产生器。根据又一实施例，互补输出产生器模块可以半桥模式配置。根据又一实施例，互补输出产生器模块可以推挽模式配置。根据又一实施例，所述互补输出产生器模块可以正向全桥模式配置。根据又一实施例，所述互补输出产生器模块可以反向全桥模式配置。根据又一实施例，所述互补输出产生器模块可以转向模式配置。根据又一实施例，所述互补输出产生器模块可以同步转向模式配置。
[0015]根据另一实施例，一种用于产生互补波形的方法可包括以下步骤:从多个上升事件源选择至少一个上升事件源；提供在可编程上升事件消隐时间周期内对后续至少一个下降事件的消隐；在对上升事件源边沿或上升事件源电压电平的检测之间选择以用于产生上升事件信号；从多个下降事件源选择至少一个下降事件源；在可编程下降事件消隐时间周期内提供对后续至少一个上升事件的消隐；在对下降事件源边沿或下降事件源电压电平的检测之间选择以用于产生下降事件信号；在检测到所述至少一个上升事件后即刻断言至少一个第一输出直到检测到所述至少一个下降事件为止；及在检测到所述至少一个下降事件后即刻断言至少一个第二输出直到检测到下一至少一个上升事件为止。
[0016]根据方法的又一实施例，可提供:提供上升事件相位延迟的步骤，其中所述上升事件相位延迟使所述上升事件信号延迟。根据方法的又一实施例，可提供:提供下降事件相位延迟的步骤，其中所述下降事件相位延迟使所述下降事件信号延迟。根据方法的又一实施例，可在断言所述第一输出与断言所述第二输出的所述步骤之间提供:提供静带时间的步骤。根据方法的又一实施例，提供所述静带时间的所述步骤可包括:在解除断言所述第二输出的所述步骤之后延迟对所述第一输出的断言的步骤。根据方法的又一实施例，提供所述静带时间的所述步骤可包括:在解除断言所述第一输出的步骤之后延迟对所述第二输出的断言的步骤。根据方法的又一实施例，可提供在断言自动关机后即刻将所有所述输出强制为预定义逻辑电平的步骤。
【附图说明】
[0017]可通过参考连同附图一起进行的以下说明而获得对本发明的更完整理解，其中:
[0018]图1及2图解说明根据本发明的特定实例性实施例的可软件配置的互补输出产生器模块的示意性框图；
[0019]图3及4图解说明根据本发明的另一特定实例性实施例的可软件配置的互补输出产生器模块的示意性框图；
[0020]图5及6图解说明根据本发明的又一特定实例性实施例的可软件配置的互补输出产生器模块的示意性框图；
[0021]图7图解说明根据本发明的特定实例性实施例的如图1到6中所展示的用于上升及下降事件输入块、消隐及相位延迟的电路的示意性框图；
[0022]图8图解说明根据本发明的教示的模拟时间延迟电路的更详细示意性框图的示意性框图；
[0023]图9图解说明根据本发明的教示的数字时间延迟电路的更详细示意性框图；
[0024]图10图解说明根据本发明的教示的具有互补输出产生器的混合信号集成电路装置的示意性框图；
[0025]图11图解说明典型切换模式电力供应器(SMPS)应用中所使用的功率组件的示意图；且
[0026]图12图解说明驱动负载的典型全桥式应用中所使用的功率组件的示意图。
[0027]虽然易于对本发明做出各种修改及替代形式，但