1的任何下降事件(例如，来自下降事件输入块106的下降事件信号)被强制从反相器112及/或RS锁存器114复位。
[0078]边沿对电平感测
[0079]一般来说，从周期源驱动的事件应经边沿检测且从目标电路(例如，切换模式电力供应器(SMPS))处的电压阈值导出的事件应为电平敏感的。考虑以下两个实例:第一实例为周期由50%工作循环时钟确定且COG模块输出工作循环由通过比较器反馈的电压电平确定的应用。如果时钟输入为电平敏感的，那么小于50%的工作循环可展现不稳定操作。第二实例类似于第一实例，惟工作循环接近于100%除外。(例如，SMPS)的反馈比较器高到低转变使COG模块驱动断开，但几乎立即，周期源将所述驱动接通回来。如果关断周期足够短，那么比较器输入不可到达磁滞带的低侧，从而消除输出改变。所述比较器输出保持为低且无用以触发边沿感测的高到低转变，则COG模块输出的驱动将保持处于恒定驱动接通状况中。
[0080]上升事件
[0081]上升事件可启动输出信号作用工作循环周期。上升事件为选定上升事件源的低到高转变。当上升相位延迟为零时，输出可立即启动。在一些模式中，可在任选相位延迟之后应用上升静带时间。上升事件源可导致以下动作中的任何者或全部:
[0082]启动上升事件相位延迟计数器(如果经启用)
[0083]启动下降事件输入消隐(如果经启用)
[0084]在半桥模式中，在相位延迟之后，启动上升静带延迟(如果经启用)
[0085]在半桥模式中，在上升静带延迟之后设定OUTO输出
[0086]在半桥模式中，在上升相位延迟之后清除OUTl输出
[0087]在转向模式中，在同步化(如果经启用)之后设定OUTO输出
[0088]在推挽模式中，在OUTl经清除之后设定OUTO或在OUTO经清除之后设定OUTl
[0089]在全桥模式中，正向设定0UT3或反向设定OUTl
[0090]下降事件
[0091]下降事件终止输出信号作用工作循环周期。下降事件为所选定下降事件源的低到高转变。当下降相位延迟为零时，输出可立即结束。在一些模式中，可在选用相位延迟之后应用下降静带时间。下降事件源可导致以下动作中的任何者或全部:
[0092]启动下降事件相位延迟计数器(如果经启用)
[0093]启动上升事件输入消隐(如果经启用)
[0094]在半桥模式中，在相位延迟之后，启动下降静带延迟(如果经启用)
[0095]在半桥模式中，在下降静带延迟之后设定OUTl输出
[0096]在半桥模式中，在下降相位延迟之后清除OUTO输出
[0097]在转向模式中，清除OUTO输出。(针对下降不具有同步化)
[0098]在推挽模式中，如果设定OUTO那么清除OUTO或如果OUTl经清除那么清除OUTl
[0099]在全桥模式中，正向清除0UT3或反向清除OUTl
[0100]优选地，所有模式为下降主导的。上升源馈送设定输入且下降源馈送SR锁存器108的复位。SR锁存器108为复位主导的，且下降源将始终“获胜”，借此清除SR锁存器108的输出。
[0101]消隐控制
[0102]输入消隐为其中可忽略(例如，掩蔽或消隐)任何选定模拟输入的事件输入(例如，上升及/或下降事件)达短时间段的功能。此将防止由功率组件的接通/关断导致的电暂态(噪声)产生假事件。COG模块可含有上升事件消隐计时器(计数器)及下降事件消隐计时器(计数器)。所述上升及下降事件消隐计时器(计数器)可与其等可消隐的下降及上升事件交叉耦合。举例来说，下降事件消隐事件消隐计时器(计数器)可用于消隐上升输入事件且上升事件消隐事件消隐计时器(计数器)可用于消隐下降输入事件。一旦经启动，消隐便可延续达由对应消隐寄存器(未展示)输出BLKF〈q>及BLKR〈q>指定的时间。消隐是通过对从零高达相应消隐寄存器中的值的时钟周期(图9)计数或通过由多路复用器选择的模拟时间延迟(图8)来计时。
[0103]以下特征可用于消隐:
[0104]独立的上升事件及下降事件消隐模式选择
[0105]独立的上升事件及下降事件消隐计数器
[0106]以下消隐模式可为可用的:
[0107]消隐经停用
[0108]立即消隐
[0109]消隐经停用
[0110]当消隐功能718经停用时，上升事件及/或下降事件输入可立即通过锁存器708及多路分用器710而无任何消隐干预(参见图7)。
[0111]立即消隐
[0112]借助立即消隐，上升事件可立即启动可消隐下降事件输入的上升事件消隐计数器。下降事件可立即启动可消隐上升事件输入的下降事件消隐计数器。可通过将非零值BLK<q>写入到恰当消隐计数器来启用立即消隐。消隐计数器可在时钟脉冲的上升边沿上递增。由于上升事件及下降事件可来自模拟信号且因此不同步，因此在每循环实施的实际消隐中可存在某一抖动。最大抖动可等于一个时钟周期。
[0113]消隐事件重叠
[0114]如果在消隐事件之间存在任何重叠，那么可发生以下事件顺序，其中BKx为作用消隐情形(上升或下降事件)且BKy为相反情形(下降或上升事件):
[0115]BKx递增计数，尚未完成
[0116]起始BKy计数
[0117]消隐控制现在从BKx启用切换到BKy启用
[0118]BKx复位为零
[0119]BKy继续计数直到完成其计数
[0120]BKy复位为零(正常操作)
[0121]相位延迟
[0122]相位延迟计数器900可用于延迟对上升事件的断言。相位延迟时间由上升相位延迟寄存器(未展示)输出PH〈q> (其中q为二进制值)中所含有的值设定。从输入上升事件信号切换到对事件的实际断言的延迟可与静带及消隐延迟相同地实施。当PH〈q>值为零时，上升事件相位延迟经停用，借此允许上升事件信号直接通到“或”门716。独立上升及下降相位启用及消隐计时器(计数器)可如图8及9中所展示而提供。
[0123]静带控制
[0124]静带控制可提供不重叠输出信号以防止(举例来说但不限于)由信号产生器1056(图10)控制的半桥模式外部电源开关(图11)中的贯通电流。上升事件静带块122及下降事件静带块124可各自包括由经计时计数器962及比较器964(图9)构成的数字静带延迟计时器，及/或由多个单位延迟元件830及可以可编程方式选择的多路复用器832构成的模拟静带延迟块(图8)。上升及下降静带时间可基于来自分别具有输出DBR〈q>或DLYR〈q>及DBF〈q>或DLYF〈q>的这些静带块122、124的相应静带计数或时间延迟寄存器(未展示)的值而针对静带块122、124中的每一者个别地经编程。
[0125]上升事件静带
[0126]上升事件静带控制可用于在次级功率装置的关断之后延迟初级功率装置的接通。
[0127]下降事件静带
[0128]下降事件静带控制可用于在初级功率装置的关断之后延迟次级功率装置的接通。
[0129]静带重叠
[0130]存在两种静带重叠的情形，上升事件到下降事件及下降事件到上升事件，且取决于系统要求而以不同方式处理每一者。
[0131]上升事件到下降事件重叠
[0132]在此情形中，发生下降事件同时上升事件静带计数器仍在计数。可发生以下事件顺序:上升事件静带计数器正递增计数但尚未完成其计数，起始下降事件静带计数器计数(有效下降事件信号)，将输出波形控制立即交递到下降事件信号，上升事件静带计数器在下一时钟边沿上复位，下降事件静带计数器继续计数直到完成其计数为止，且接着下降事件静带计数器在下一时钟边沿上复位(正常操作)。
[0133]下降事件到上升事件重叠
[0134]在此情形中，发生上升事件，同时下降事件静带计数器仍在计数。可发生以下事件顺序:下降事件静带计数器正递增计数但尚未完成其计数，起始上升事件静带计数器计数(有效上升事件信号)，将输出波形控制立即交递到上升事件信号，下降事件静带计数器在下一时钟边沿上复位，上升事件静带计数器继续计数直到完成其计数为止，且接着上升事件静带计数器在下一时钟边沿上复位(正常操作)。
[0135]举例来说，下降事件静带从输出OUTO关断时起延迟输出OUTl的接通。下降事件静带时间在下降事件输出变为逻辑高时开始。下降事件输出与未经消隐下降输入事件一致地变高。下降事件静带时间由下降事件静带时间寄存器(未展示)中所含有的输出DBF〈q> (其中q为二进制数)的值设定。当DBF〈q>的值为零时，下降事件静带时间延迟可经停用。
[0136]经计时静带时间延迟
[0137]经计时静带时间延迟允许可等于时钟频率或可为其倍数的静带时间。可提供独立的上升及下降事件启用及/或独立的上升及下降事件静带计数器。经计时静带时间延迟可经编程。参考图9，其描绘可根据本发明的教示使用的数字时间延迟电路的更详细示意