具有高电压输入能力的单端比较器电路的制作方法
【专利说明】具有高电压输入能力的单端比较器电路
[0001] 背景 [000引 领域
[0003] 本公开的各方面一般设及比较器电路。更具体地，本公开包括能够接收高电压输 入信号的低功率单端比较器电路，其中该电路是使用低电压半导体器件来实现的。
【背景技术】
[0004] 随着MOS半导体技术的演进，晶体管特征尺寸正变得更小W增大电路工作频率并 且提高功率效率。另一方面，减小晶体管尺寸要求减小供电电压和CMOS栅极氧化物厚度， W使得能够实现恒定的电场缩放。因此，随着M0S半导体技术的演进，较新的半导体器件中 跨晶体管栅极氧化物的最大可容忍电压已变得更小。然而，一些通信协议仍要求比该些晶 体管所能够支持的电信号电平更高的电信号电平。例如，在诸如由USB工作组颁布的通用 串行总线扣SB)标准之类的标准中，单端数据信号具有0-3. 3V的电压摆动。然而，可容忍 3. 3V的晶体管在许多目前的高级深亚微米CMOS工艺中是不可用的。尽管常规的过压保护 晶体管可被用于创建可通过减小输入信号的电平来处置所要求的电压摆动的电路，但是如 经常规过压保护晶体管减小的信号的上端处的电压电平可能没有大到足够达到后续电路 所要求的切换阔值。因此，将支持该些较高电压通信协议的电路集成到较新的半导体器件 中正变得更加困难。因此，必须制造多个半导体器件，该驱使成本和复杂性上升。
[0005] 能够仅使用低电压晶体管来处置高电压信号的电路是合乎期望的，W允许将规范 遵循于要求高电压信号的通信协议的电路集成到与不具有该些要求的其他电路相同的管 巧上。
[0006] 概述
[0007]W下给出本公开的一个或多个方面的简要概述W提供对该些方面的基本理解。此 概述不是本公开的所有构想到的特征的详尽综览，并且既非旨在标识出本公开的所有方面 的关键性或决定性要素亦非试图界定本公开内容的任何或所有方面的范围。其唯一目的是 W简化形式给出本公开的一个或多个方面的一些概念作为稍后给出的更详细描述之序言。 [000引本公开的各个方面提供了一种用低电压半导体器件实现的、能够W输入端处的高 电压信号来操作的单端比较器。该单端比较器电路可被集成在较大电路中W接收和检测在 输入端上W比该电路的其余部分所支持的电压电平高的电压电平提供的信息，并且传递收 到信号中的信息W供该电路的其余部分使用。
[0009] 在一个方面，本公开提供了一种装置，其具有：输入节点，该输入节点配置成接收 具有输入电压范围的信号内的输入电压，该输入电压范围具有第一范围和第二范围；电压 受限的输出节点；第一半导体器件，配置成在该输入节点处的输入电压落在该输入电压范 围的第一范围内时将该输入节点与该电压受限的输出节点禪合；W及第二半导体器件，配 置成在该输入节点处的输入电压落在该输入电压范围的第二范围内时将该电压受限的输 出节点禪合至具有电源电压电平的电源电压源，其中该输入电压范围大于第一或第二半导 体器件任一者的工作范围，并且其中该输入电压范围大于电源电压电平。
[0010] 在另一方面，本公开提供了一种设备，其具有：输入节点，该输入节点配置成接收 输入电压范围内的输入电压，该输入电压范围具有第一范围和第二范围；电压受限的输出 节点；第一半导体装置，配置成在该输入节点处的输入电压落在该输入电压范围的第一范 围内时将该输入节点与该电压受限的输出节点禪合；W及第二半导体装置，配置成在该输 入节点处的输入电压落在该输入电压范围的第二范围内时将该电压受限的输出节点禪合 至具有电源电压电平的电源电压源，其中该输入电压范围大于第一或第二半导体装置的工 作范围，并且其中该输入电压范围大于电源电压电平。
[0011] 在又一方面，本公开提供了一种用于将输入节点处接收到的信息与输出节点禪合 的方法，具有：接收输入电压范围内的输入电压，该输入电压范围具有第一范围和第二范 围；在该输入节点处的输入电压落在该输入电压范围的第一范围内时通过第一半导体器件 将该输入节点与该输出节点禪合；W及在该输入节点处的输入电压落在该输入电压范围的 第二范围内时通过第二半导体器件将该输出节点禪合至电源电压源，其中电源电压源具有 电源电压电平；其中该输入电压范围大于第一或第二半导体器件任一者的工作范围，并且 其中该输入电压范围大于电源电压电平。
[0012] 在又一方面，本公开提供了一种用于无线通信的装置，其具有至少一个处理器W 及禪合至该至少一个处理器的输入电路。该至少一个处理器具有；输入节点，该输入节点配 置成接收传达供该至少一个处理器使用的信息的输入电压，其中该输入电压落在输入电压 范围内并且该输入电压范围具有第一范围和第二范围；电压受限的输出节点；第一半导体 器件，配置成在该输入节点处的输入电压落在该输入电压范围的第一范围内时将该输入节 点与该电压受限的输出节点禪合；W及第二半导体器件，配置成在该输入节点处的输入电 压落在该输入电压范围的第二范围内时将该电压受限的输出节点禪合至具有电源电压电 平的电源电压源，其中该输入电压范围大于第一或第二半导体装置任一者的工作范围，并 且其中该输入电压范围大于电源电压电平。
[0013] 本发明的该些和其它方面将在阅览W下详细描述后得到更全面的理解。
[0014] 附图简述
[0015] 本公开的该些和其他范例方面将在W下详细描述W及在附图中予W描述。
[0016] 图1是根据所公开办法的一个方面配置的单端比较器电路的电路图。
[0017]图2是提供图1的比较器电路的输入-输出特性的直流值C)模拟波形的标绘。 [001引图3是图1的比较器电路的各种瞬时仿真波形的标绘。
[0019] 图4是解说采用可在其中使用图1的比较器电路的处理系统的装置的硬件实现的 示例的框图。
[0020] 图5是解说根据所公开办法的一个方面配置的单端比较器电路的操作的流程图。
[0021] 根据惯例，为了清楚起见，附图中的某些可被简化。因此，附图可能并未绘制给定 装置（例如，设备）或方法的所有组件。最后，类似附图标记可被用于贯穿说明书和附图标 示类似特征。
[0022] 详细描述
[0023]W下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文 所描述的概念的仅有配置。本详细描述包括具体细节来提供对各种概念的透彻理解。然而， 对于本领域技术人员将显而易见的是，没有该些具体细节也可实践该些概念。在一些实例 中，w框图形式示出众所周知的结构和组件w便避免淡化此类概念。
[0024] 本文描述了使用低电压半导体器件来实现与高电压输入信号兼容的低功率单端 比较器的各个方面。如本文中所引用的，"高电压"可被理解成指代足W使低电压半导体器 件遭受栅极氧化物击穿的电压电平，其中栅极氧化物击穿被定义为在连通的键簇从栅极氧 化物的一个界面延伸至对向界面时的情形。各个方面可实施在比较器电路中，该比较器电 路是通过使用能够在不遭受因高电压栅极氧化物损坏所造成的可靠性问题的情况下处置 3. 3V量级的高电压输入信号（其中低向高和高向低切换阔值电压在约0. 8V到2. 0VW内） 化及0. 2V的典型迟滞电压的低电压器件来实现的。此外，在操作中，该比较器电路不消耗 静态电流并且仅会经历电流漏泄。
[0025] 图1解说了根据所公开办法的一个方面配置的单端比较器电路100的电路图，该 单端比较器电路100包括禪合至输入节点IN的电压限制电路110、在节点A处禪合至该电 压限制电路110的单端电压检测电路140、W及在节点B处禪合至该单端电压检测电路140 的输出缓冲电路160。该输出缓冲电路160在输出节点OUT处提供单端比较器电路100的 输出。在所公开办法的一个方面，单端比较器电路100提供禪合至输出节点OUT的逻辑与禪 合至输入节点IN的器件（图1中未示出）之间的接口，其中该逻辑（未示出W避免不必要 地使该图复杂化）可W位于与该单端比较器电路100相同的管巧上，并且该器件可W在该 管巧外部。例如，在该器件是实现遵循先前提及的如由USB工作组颁布的USB标准的接口 的器件的情况下，单端比较器电路100的输入节点IN可被用于在该些标准中引述为D+和 D-信号线的信号线。优选地，相应的单端比较器电路100将被用于将该逻辑与D+或D-信 号线中的每一者对接。
[0026] 在电压限制电路110中，晶体管M1112 (其在所公开