锁相回路和用于操作该锁相回路的方法
【技术领域】
[0001]本申请一般涉及锁相回路(PLL)，并且更具体地涉及超低带宽锁相回路。
【背景技术】
[0002]锁相回路通常配备有受控振荡器，例如电压受控振荡器(VCO)。VCO在反馈回路中耦合以便从低频率参考时钟生成高频率时钟。该参考时钟是更低的频率，因为它更容易在更低的频率处生成各种稳定和精确的时钟信号。根据现有技术的锁相回路示例在图1中示出。存在VC0、相位频率检测器PFD、电荷泵、分频器DIV和补偿电容器Cl、包括电阻器R和电容器C2的积分模拟元件。相位频率检测器PFD比较参考时钟REFCLK的相位与具有基本上相同时钟频率的反馈时钟信号SYSCLK的相位。反馈时钟信号SYSCLK是由PLL输出并且由分频器DIV分频的时钟信号PLL0UT。如果反馈时钟信号SYSCLK的频率或相位与参考时钟信号REFCLK的相位或频率不同，则电荷泵CP施加信号给VCO以便增大或减小VCO的输出信号PLLOUT的相位或频率。由电荷泵发出的信号ICH是在参考时钟REFCLK和反馈时钟信号SYSCLK之间差的函数。
[0003]VCO可以实现为环形振荡器。环形振荡器拓扑结构提供了一系列级联延迟级(一般为反相器)。来自最后一个延迟级的输出信号被反馈回到第一延迟级的输入。通过级联级(包括系统内信号的任何净反转)的总延迟被设计为满足持续振荡的标准。通常每个延迟级具有由独立输入支配的可变延迟。VCO的振荡频率然后由该输入信号控制，以便改变级延迟。用于环形振荡器的振荡频率可以在宽范围内调谐为例如VCO额定中心频率的20%至50%。
[0004]为了遵守REFCLK信号的非常低的频率，PLL必须具有非常低的带宽。具有这种低带宽的PLL需要外部组件(诸如大电容器)，并且还消耗大量的电力。然而，在手持和移动装置中使用的集成电路要求低功耗和较少数量的外部元件，同时使用尽可能少的芯片面积。实现这样低带宽PLL的替代方法例如在公开的德国专利申请DE 10 2010 048 584和2011年9月29日提交的欧洲专利申请EP 11 183 369.5中描述。在后一专利申请中，所描述的PLL使用半数字存储单元，其中一组N个半数字存储单元和4个电容器使用少得多的芯片面积替换回路滤波器电容器C。
【发明内容】
[0005]本发明的另一个一般目的是提供可构建在相对小管芯上的低带宽PLL。本发明的另一个一般目的是提供一种PLL，其需要比根据现有技术的PLL较少的外部组件，并消耗更少的功率。本发明的另外一般目的是提供具有较低峰值的低带宽PLL。本发明的另一个目的是提供用于PLL的更好工艺补偿。
[0006]在本发明的第一方面，锁相回路被提供有仅使用两个存储单元、计数器和数模(DAC)转换器的控制级。与例如在欧洲专利申请EP 11 183 369.5或公开的德国专利申请DE 10 2010 048 584中描述的PLL相比，PLL控制级的这种配置进一步减少PLL所需的芯片面积，因为电容器的数量以及存储单元的数量可以减少。在仅使用两个存储单元(和两个存储电容)的示例实现中，并与其中存储单元共享四个电容的在欧洲专利申请EP 11183 369.5中描述的示例比较，在PLL控制级中的组件减少可能占整个芯片面积中20%的减少。
[0007]在本发明的另一个第二方面，提出了用于PLL的改进工艺-电压-温度(PVT)补偿技术。在该方面中，由受控振荡器VCO消耗的电流分别被用作锁相回路、包括该锁相回路的芯片/集成电路(IC)的操作点(工艺、电压和温度)的指示。受控振荡器VCO的输出电流被镜像以在电荷泵电流中使用。以这种方式，对于在弱PVT条件中的芯片/集成电路，受控振荡器VCO使用更多的电流以在目标频率处振荡，并且电荷泵电流基于受控振荡器VCO的输出电流以相同的比例增加。类似地，对于在强PVT角中的芯片/集成电路，受控振荡器VCO的电流消耗被降低，反映在电荷泵电流中的成比例减少。因此，PLL可以因此是自补偿的，并且可以提供跨各种PVT条件的恒定带宽。在使用两个充电泵的实施方式中，如例如在本发明的第一方面，受控振荡器VCO的输出电流可以被反馈回到用于PVT补偿的两个电荷泵。本发明的第二方面可以容易与本发明的第一方面组合。
[0008]本发明的另外第三方面(它可以与两个上面提到的方面容易地组合)允许实施在其频率响应中具有较低峰值的PLL，这导致更好的停息响应(settling response)。频率响应峰值可以例如通过降低PLL的积分路径增益来降低。在半数字结构中，如例如在欧洲专利申请EP 11 183 369.5或公开的德国专利申请DE 10 2010 048 584中描述的，或符合本发明第一方面的PLL，这可以通过增加对存储单元的电容器充电或放电的时间实现。为增加存储单元的充电/放电时间，电荷泵电流可以减小或存储单元电容器的大小可以增加。在一些应用中，从可靠性的角度来看，降低电荷泵电流可能不可取，因为通常电荷泵电流已经非常低(例如，在一个数字nA(纳米安培)范围例如InA中)。增加存储单元电容器的面积将增加芯片的面积。因此，根据另一示例性实施方式，建议采样通过积分路径的电流，其可以使用例如在GHz范围(例如IGHz或更高)中的高速时钟信号来对存储电容器充电。时钟的占空比可以例如设定为小于25%，以使得存储电容器被允许充电或放电仅25%的时间。25%的占空比可以将有效充电电流降低到1/4，并且可以以相同的量增加充电时间，这可能导致回路中减小的频率峰值。
[0009]第一方面的示例性实施例提供了锁相回路。锁相回路包括接收反馈时钟(或系统时钟信号)和参考时钟的相位频率检测器。该相位频率检测器响应于在反馈时钟和参考时钟之间的相位和/或频率差，提供用于控制受控振荡器的振荡频率的UP脉冲和DOWN脉冲。锁相回路进一步包括从相位频率检测器接收UP脉冲和DOWN脉冲的第一电荷泵。第一电荷泵可响应于来自相位频率检测器的UP脉冲和DOWN脉冲，向受控振荡器的第一控制输入提供第一模拟控制信号，以控制其振荡频率。
[0010]锁相回路进一步包括第二电荷泵。第二电荷泵从相位频率检测器接收UP脉冲和DOWN脉冲。第二电荷泵可向控制级提供与来自相位频率检测器的UP脉冲和DOWN脉冲对应的第一模拟存储控制信号和第二模拟存储控制信号。锁相回路的控制级响应于第一模拟存储控制信号和第二模拟存储控制信号，向受控振荡器的第二控制输入提供第二模拟控制信号，以控制其振荡频率。
[0011]受控振荡器响应于在第一控制输入处接收的第一模拟控制信号和至第二控制输入的第二模拟控制信号，输出具有所需振荡频率的输出信号。锁相回路进一步包括反馈回路，其向相位频率检测器的输入反馈受控振荡器的输出信号，或可替代地其电平移位版本作为反馈时钟信号。
[0012]根据该实施例，控制级包括多个存储元件、计数器和数模转换器。控制级可分别响应于第一模拟存储控制信号和第二模拟存储控制信号，(在相应循环中)对每个存储元件连续充电和复位，或放电和复位。在该实施例的一个示例实施方式中，存在两个存储元件，但一般也可提供更多的存储元件。
[0013]计数器适于分别响应于由存储元件执行的充电循环或放电循环数，来增加或降低其计数器值。数模转换器将计数器的计数器值转换成控制电流。控制级向受控振荡器提供叠加有表示相应存储元件的相应充电/放电状态的电流的数模转换器的控制电流，作为到第二控制输入的第二模拟控制信号。
[0014]在另一个示例实施例的锁相回路中，每个存储元件包括电容器。每个存储元件的电容器响应于第一模拟存储控制信号和第二模拟存储控制信号来充电或放电。表示相应一个存储元件的相应充电/放电状态的电流可例如代表在存储元件的相应电容器上存储的电流。
[0015]此外，在另一个示例实施方式中，每个存储元件提供输出信号作为到相应的其它存储元件的输入信号。通过一个存储元件断言输出信号使(接收该输出信号作为输入信号的)的另一个存储元件对其电容器充电或放电。在一个实施例中，仅当在其输入上的信号是逻辑高时，存储元件将被启用，并且当在其输入上的信号是逻辑低时将被禁用。启用意味着存储元件可响应于第一模拟存储控制信号和第二模拟存储控制信号，对其电容器充电或放电。禁用意味着存储元件不能对其电容器充电或放电。在一个示例实施例中，当其电容器两端的电压跨越中间电位阈值电平(参见如下)时，输出信号由存储元件断言。
[0016]在不失去一般性的情况下，在锁相回路的另一个示例性实施方式中，存在低电位阈值电平、高电位阈值电平，以及在低电位阈值电平和高电位阈值电平之间的中间电位阈值电平。当其电容器充电或放电到中间电位阈值电平时，相应存储元件可断言输出信号。在一个示例实施方式中，低电位阈值电平等于预定电位(例如VDD)的1/4，高电位阈值电平等于预定电位的3/4，并且中间电位阈值电平等于预定电位的1/2。预定电位可例如是提供给锁相回路的导轨电压。这可以例如是在电路板或集成电路上提供的导轨电压，在该电路板或集成电路上/中实施锁相回路。在另一个示例实施方式中，预定电位也可以是PLL电路的电源电位，其可以等于或不等于导轨电压。
[0017]此外，在另一示例性实施方式中，存储元件(连续地)确定其电容器是否被充电到高电位阈值电平。如果电容器被充电到高电位阈值电平，则存储元件将其电容器两端的电压复位到低电位阈值电平，并且输出时钟脉冲给计数器以增加其计数器值。同样地，存储元件(连续地)确定其电容器是否被放电到低电位阈值电平。如果电容器被放电到低电位阈值电平，则存储元件将其电容器两端的电压复位到高电位阈值电平，并且输出时钟脉冲给计数器以降低其计数器值。
[0018]在示例实施方式中，电位阈值电平的监视可例如借助于比较器来实现。比较器的一个输入耦合到指示存储元件的存储电容器两端的电压的节点(电位)。到比较器的第二输入耦合到相应一个电位阈值电平，以使得比较器输出将指示在其第一和第二输入上的电位何时彼此相等。
[0019]根据本发明的另一个示例实施例，第二电荷泵根据UP脉冲和DOWN脉冲产生第一模拟存储控制信号和第二模拟存储控制信号。在一个示例实施方式中，第二电荷泵通过将UP脉冲和DOWN脉冲的占空比降低到25%或更低来产生第一模拟存储控制信号和第二模拟存储控制信号。在另一个示例实施方式中，除了降低占空比之外或可替代它，UP脉冲和DOWN脉冲的信号电平等于预定电位，并且第二电荷泵适于通过降低UP脉冲和DOWN脉冲的信号电平来产生第一模拟存储控制信号和第二模拟存储控制信号。
[0020]信号电平的降低可例如借助于可变电阻来控制。可变电阻可例如由彼此并联连接的多对电阻器和开关的串联连接形成，其中开关控制总体电阻。开关可借助于控制信号来控制。控制信号可例如由受控振荡器或控制级来提供。
[0021]在一个实施例中，控制信号根据受控振荡器或控制级的输出信号来变化，从而使锁相回路的工艺-电压-温度补偿实现。
[0022]根据本发明第二方面的另一个示例性实施例涉及锁相回路。锁相回路包括相位频率检测器，其接收反馈时钟和参考时钟并且进一步响应于在反馈时钟和参考时钟之间的相位和/或频率差，提供用于控制受控振荡器的振荡频率的UP脉冲和DOWN脉冲。锁相回路也包括从相位频率检测器接收UP脉冲和DOWN脉冲的第一电荷泵。第一电荷泵响应于来自相位频率检测器的UP脉冲和DOWN脉冲，向受控振荡器的第一控制输入提供第一模拟控制信号，以控制其振荡频率。锁相回路也可包括第二电荷泵，其从相位频率检测器接收UP脉冲和DOWN脉冲。第二电荷泵可向控制级提供与来自相位频率检测器的UP脉冲和DOWN脉冲对应的第一模拟存储控制信号和第二模拟存储控制信号。控制级响应于第一模拟存储控制信号和第二模拟存储控制信号，向受控振荡器的第二控制输入提供第二模拟控制信号，以控制其振荡频率。
[0023]此外，受控振荡器响应于在第一控制输入处接收的第一模拟控制信号和至第二控制输入的第二模拟控制信号，输出具有所需振荡频率的输出信号。锁相回路也可具有反馈回路，其向相位频率检测器的输入反馈受控振荡器的输出信号作为所述反馈时钟。第一电荷泵和/或第二电荷泵可接收受控振荡器的输出信号，并且使用该输出信号用于工艺-电压-温度补偿。
[0024]在另一个示例实施例中，根据该发明各方面的实施例的锁相回路，响应于受控振荡器的输出信号，第一电荷泵增加或降低由第一模拟控制信号提供的电流量。
[0025]在根据另一个实施例的锁相回路中，响应于受控振荡器的输出信号，第二电荷泵分别增加或降低由第一模拟存储控制信号和第二模拟存储控制信号提供的电流量。电流量可例如通过分别增加或减小第一模拟存储控制信号和第二模拟存储控制信号的脉冲宽度来增加或降低。
[0026]如上所述，借助于在电路板上的专用电路，根据本文描述的各种实施例的锁相回路可以例如由集成电路(IC)实现。此外，根据本文描述的各种实施例的锁相回路也可以是电子装置的一部分。
[0027]根据本发明第一方面的另一个实施例提供了用于操作锁相回路的方法。该方法可包括在相位频率检测器处接收反馈时钟和参考时钟。该方法可进一步包括响应于在反馈时钟和参考时钟之间的相位和/或频率差，提供用于控制受控振荡器的振荡频率的UP脉冲和DOWN脉冲，并且在第一电荷泵处接收UP脉冲和DOWN脉冲。该方法可包括向受控振荡器的第一控制输入提供来自第一电荷泵的第一模拟控制信号，以控制其振荡频率。
[0028]该方法可另外包括在第二电荷泵处接收UP脉冲和