之间。第三电阻器R3可以电耦接在第一输出节点ONl与第四电阻器R4之间，第四电阻器R4可以电耦接在第三电阻器R3与接地电压之间。占空比调整部分140可以具有与节点A的电连接(其为第三电阻器R3与第四电阻器R4之间的连接点)和与节点B的电连接(其为第一电阻器Rl与第二电阻器R2的连接点)。
[0026]放大电路I可以接收差分信号，并且输出差分信号。例如，第二输入信号INB可以是第一输入信号IN的互补信号。类似地，第二输出信号OUTB可以是第一输出信号OUT的互补信号。当放大电路I接收具有低电平的第一输入信号IN和具有高电平的第二输入信号INB时，第一晶体管Tl可以导通，而第二晶体管T2可以关断。在这种情况下，与第一输出节点ONl相比，相对更大的电流量可以流至第二输出节点0N2。结果，第二输出节点0N2的电压电平可以是高电平，而第一输出节点ONl的电压电平可以是低电平。因此，可以在第一输出节点ONl处产生具有低电平的第一输出信号0UT，而可以在第二输出节点0N2处产生具有高电平的第二输出信号0UTB。占空比调整部分140可以通过将校正电流1Fl和10F2提供至作为第一负载部分120和第二负载部分130的连接节点的节点A和B，来将第一输出信号OUT和第二输出信号OUTB的占空比保持在允许的范围内。此外，放大电路I可以通过在第一输出节点ONl和第二输出节点0N2之间具有第一负载部分120以及具有占空比调整部分140，来产生在允许范围内的输出信号OUT和0UTB。通过与占空比调整部分140间接连接，可以最小化占空比调整部分相对于第一输出节点ONl和第二输出节点0N2处的阻抗的影响。
[0027]图2是图示图1中所示的占空比调整部分140的框图。参见图2，占空比调整部分140可以包括占空比控制单元201和电流控制单元203。占空比控制单元201可以产生电流补偿控制信号10C〈0:n>。在本发明的一个实施例中，占空比控制单元201可以响应于输出信号OUT和OUTB来产生电流补偿控制信号10C〈0:n>。接收输出信号OUT和OUTB的占空比控制单元201可以检测输出信号OUT和OUTB的占空比，然后基于检测结果来产生电流补偿控制信号10C〈0:n>。在本发明的一个实施例中，占空比控制单元201可以产生电流补偿控制信号10C〈0:n>，而不接收输出信号OUT和0UTB。占空比控制单元201可以利用例如随机数发生器件来产生具有各种逻辑值的电流补偿控制信号10C〈0:n>。
[0028]电流控制单元203可以响应于电流补偿控制信号10C〈0:n>来产生校正电流1Fl和10F2。电流控制单元203可以包括多个驱动器。电流控制单元203可以响应于电流补偿控制信号10C〈0:n>来改变校正电流1Fl和10F2。
[0029]图3是图示图2中所示的电流控制单元203的电路图。参见图3，电流控制单元203可以包括第一驱动器301至第六驱动器306，以及第一电阻器Rll至第三电阻器R13。第一驱动器301可以接收第一电流补偿控制信号10C〈0>，第三驱动器303可以接收第三电流补偿控制信号10C〈2>，以及第五驱动器305可以接收第五电流补偿控制信号10C〈4>。第一驱动器301、第三驱动器303以及第五驱动器305可以与节点A共同电耦接，并且可以将校正电流1Fl提供至节点A。第二驱动器302可以接收第二电流补偿控制信号10C〈1>，第四驱动器304可以接收第四电流补偿控制信号10C〈3>，以及第六驱动器306可以接收第六电流补偿控制信号10C〈5>。第二驱动器302、第四驱动器304以及第六驱动器306可以与节点B共同电耦接，并且可以将校正电流10F2提供至节点B。
[0030]第一驱动器301和第二驱动器302可以与第一电阻器Rll共同电耦接，第三驱动器303和第四驱动器304可以与第二电阻器R12共同电耦接，以及第五驱动器305和第六驱动器306可以与第三电阻器R13共同电親接。在本发明的一个实施例中，第一电阻器Rll至第三电阻器R13可以具有彼此相同的电阻值。在本发明的一个实施例中，第二电阻器R12可以具有比第一电阻器Rll更低的电阻值，以及第三电阻器Rl3可以具有比第二电阻器R12更低的电阻值。第一电阻器Rll至第三电阻器R13中的每个可以与电源电压VDD电耦接。在这种情况下，第一驱动器301和第二驱动器302可以响应于第一电流补偿控制信号和第二电流补偿控制信号10C〈0:1>来提供比第三驱动器303至第六驱动器306的电流更小的电流作为校正电流1Fl和10F2，以及第五驱动器305和第六驱动器306可以响应于第五电流补偿控制信号和第六电流补偿控制信号10C〈4:5>来提供比第一驱动器301至第四驱动器304的电流更大的电流作为校正电流1Fl和10F2。提供至节点A和B中的每个的电流可以根据第一电阻器Rll至第三电阻器R13以及第一驱动器301至第六驱动器306来变化。
[0031]图4是图示根据本发明的一个实施例的放大电路2的电路图。参见图4，根据本发明的一个实施例的放大电路2可以包括:输入部分410、第一负载部分420、第二负载部分430以及占空比调整部分440。输入部分410可以包括第四晶体管T4至第六晶体管T6。第四晶体管T4可以在其栅极处接收第一输入信号IN，以及第四晶体管T4的源极可以与第六晶体管T6的漏极电耦接。第五晶体管T5可以在其栅极处接收第二输入信号INB，以及第五晶体管T5的源极可以与第六晶体管T6的漏极电耦接。第六晶体管T6可以在其栅极处与电源电压VDD电耦接，在其源极处与接地电压电耦接，以及在其漏极处与第四晶体管T4和第五晶体管T5的源极电耦接。第四晶体管T4至第六晶体管T6可以是NMOS晶体管。
[0032]第一负载部分420和第二负载部分430中的每个可以包括多个电阻器。例如，第一负载部分可以包括并联电连接至电源电压VDD的两个电阻器。第二负载部分430可以包括与第一负载部分420的电阻器中的每个电连接的两个电阻器。第一负载部分420可以与输出节点ONl和0N2以及第二负载部分430电耦接。第二负载部分430可以经由多个节点A和B与第一负载部分420电耦接。占空比调整部分440经由多个节点A和B与第一负载部分420和第二负载部分430电耦接，并且可以将校正电流1Fl和10F2提供至节点A和B。
[0033]图5是图示根据本发明的一个实施例的放大电路3的电路图。参见图5，放大电路3可以包括:输入部分510、第一负载部分520和第二负载部分530。第一负载部分520和第二负载部分530中的每个可以包括多个电阻器。例如，第二负载部分530可以包括并联电连接至接地电压的两个电阻器。第一负载部分530可以包括与第二负载部分520的电阻器中的每个电连接的两个电阻器。放大电路3可以接收单端信号，并且输出差分信号。参见图1，放大电路I的输入部分110可以接收第一输入信号IN和第二输入信号INB，所述第二输入信号INB为第一输入信号IN的差分信号。然而，参见图5，放大电路3的输入部分510可以接收第一输入信号IN和参考电压VREF。参考电压VREF可以具有在高电平和低电平之间的电压电平。因此，当第一输入信号IN具有低电平时，第二输出节点0N2的电压电平可以变得更高，可以在第一输出节点ONl处产生具有低电平的第一输出信号0UT，以及可以在第二输出节点0N2处产生具有高电平的第二输出信号0UTB。另一