如通过电阻器R21在晶体管Q2 (例如PNP切换晶体管)的基极连接。在图2的图表中，晶体管Q2的集电极例如通过电阻器Rll接地，并且连接到本文用9图示地指不的故障线路。晶体管Q2的发射极连接到电路的尚电压(5V)。在晶体管Q2的基极和发射极之间可以提供延迟网络，例如包括并行的电容器C2和电阻器R6。
[0049]在DSP I 一侧，故障线路9连接到晶体管Q4 (例如NPN切换晶体管)的基极。在故障线路9和晶体管Q4的基极之间存在指示的两个电阻器R9和R17，在电阻器R9和R17之间提供用A指示的中间点，电阻器R8连接到点A，从而将点A接地。电容器C3可以在地和晶体管Q4的基极之间布置。
[0050]晶体管Q4的集电极通过电阻器RlO连接到高电压(5V)，而晶体管Q4的发射极接地。当故障信号(高值信号，5V)呈现在故障线路9时，晶体管Q4以一定延迟进入导通状态，延迟由延迟网络R8、R9、C3引起，从而在DSP I的点Pl或故障端子上产生低值信号。当这种情况发生时，电路被去激活和/或发出警告。
[0051]为了在由源V2产生的驱动信号不到达驱动器电路5的情况中，(例如由于在驱动线路3上的故障或者中断)仍容许DSP I接收故障信号，在驱动电路5上提供电路结构，其一般地并且作为整体用11来指示，每次当在驱动线路上的信号是低值时(即当在驱动线路3上被驱动器电路5看到(seen)的信号是打开信号(即针对电子开关7的断开信号)时)电路结构11在故障线路9上产生故障信号。反之亦然，在DSP I上提供了一般用13指示的电路结构，其抑制或者掩盖在由源V2产生的驱动信号的断开间隔期间来自故障线路9的故障信号。
[0052]更特别的，电路结构11可以包括将在驱动器电路5上的驱动信号输入I连接到晶体管Q2的基极的分支。该连接分支在驱动信号的每个断开间隔期间并且还在没有驱动信号呈现在驱动器电路5上的驱动信号输入I处(例如由于驱动线路3的故障或者意外断开)的情况中，使在晶体管Q2上的电压变为低值。在示出的实施例中，晶体管Q2的基极的电压值由两个电阻器R6和R7设置，并且以便确保Q2的切换。
[0053]为了这个目的，在可能的实施例中电路结构11可以包括电子开关M3，例如N-沟道逻辑电平增强型场效应晶体管，N-沟道逻辑电平增强型场效应晶体管的发射极接地并且N-沟道逻辑电平增强型场效应晶体管的集电极在用FS指示的点处连接到晶体管Q2的基极。R7指示在晶体管M4的集电极和晶体管Q2的基极之间的电阻器。晶体管M4的栅极连接到在驱动器电路5上的驱动信号输入端子I。
[0054]在DSP I上的电路结构13在电阻器Rl7和R9之间的中间点(用A指示)和代表驱动信号的产生器的源V2的正极端子(点P)之间连接。
[0055]在一些实施例中，电路装置13可以包括晶体管M1，例如N-沟道逻辑电平增强型场效应晶体管，N-沟道逻辑电平增强型场效应晶体管的栅极通过电阻器R15连接到驱动信号的源V2的点P。晶体管Ml的发射极是接地的。晶体管Ml的集电极通过电阻器R14连接到高电压(5V)。
[0056]晶体管Ml的集电极也可以通过延迟网络连接到另外的晶体管Q3 (例如NPN切换晶体管)的基极。在晶体管M12和Q3之间的连接可以包括，例如串联布置的二极管D2和电阻器R2。可以将电阻器R12与包含二极管D2和电阻器R2的分支并行地提供。电容器C4被插入在二极管D2和电阻器R2之间的中间点FE和地之间。部件R2、R12、C4形成延迟网络。
[0057]晶体管Q3的发射极接地，而集电极连接到将故障线路9连接到晶体管Q4的基极的电阻器R17和R9之间的点A。
[0058]在上述描述的电路如下运行。
[0059]首先假设整体电路(包括电子开关7和驱动线路3)正确运行。在点P，源V2产生驱动信号，例如PWM信号，驱动信号可以由开关7的闭合和打开间隔所对应的一系列接通(Ton)和断开(Toff)间隔构成。断开间隔(Toff)对应于在点P处的电压是低值的(在接地值)期间的间隔。接通间隔(Ton)对应于在点P处的电压是高的(例如5V)期间的间隔。通过由施加在晶体管Ql的基极处的电压值所引起的晶体管Ql的打开和闭合，驱动信号被传递到驱动线路3并且因此传递到光电二极管D1。
[0060]因为晶体管Ql是非导通的并且驱动电路的点I通过网络R4、R3、C1连接到高电压(5V)，所以在断开间隔期间在驱动线路3上的电压是高值。光电二极管Dl不导通并且因此开关7是非导通的，即在打开状态(OFF)。
[0061]点I的高电压也通过电阻器R13施加到晶体管M3的栅极，晶体管M3因此是导通的(开关闭合)。这使得在晶体管Q2的基极处的电压变为地电压。因为晶体管Q2是PNP类型，其进入导通状态。在故障线路9上的电压变为高值(5V)。因此，在开关7的每个打开间隔(Toff)期间，高信号呈现在故障线路9上。
[0062]在故障线路9上的高电压信号指示故障的存在。然而，在本文所考虑的情况中，设备在实际情况中正确运行。在DSP上在电子开关7的断开间隔期间来自故障线路9的故障信号必须被掩盖或抑制。这通过上述的电路结构13发生，电路结构13如下运行。在点P处的低电压使开关Ml不导通并且因此晶体管Q3的基极恢复到5V的值。晶体管Q3因此进入导通状态并且将点A接地。用这种方式，晶体管Q4的基极没有“看到”在故障线路9上的高电压并且因此基本上读出正确运行的状况。晶体管Q4保持不导通，即打开，并且5V的电压呈现在点Pl处(DSP I的故障端子)，其指示驱动器电路的正确运行(不存在故障)。
[0063]总结一下，在驱动信号的每个断开间隔(Toff)期间在故障线路9上的信号读出是被抑制或者掩盖的。
[0064]在导通(即接通)间隔(Ton间隔)期间，在点P中由源V2产生的信号变为高水平(例如5V)。因此，晶体管Ql闭合并且将驱动线路3接地。在驱动器电路5上的驱动信号输入点I中的低电压将光电二极管Dl偏置为导通，其因此通过光电耦合器10闭合开关I。
[0065]在点I处的低电压使晶体管M3打开。到晶体管Q2的基极的连接点FS保持与地隔离并且连接到5V电压和光电耦合器10的端子Desat。利用由延迟网络C2、R6施加的延迟，晶体管M3的切换引起晶体管Q2打开。因为晶体管Q2的打开将故障线路9与5V电压隔离并且故障线路9通过电阻器Rll保持接地，所以低电压出现在故障线路9上。故障线路9上的信号转到低值(无故障)。如下面将要阐明的，晶体管Q2通过来自光电耦合器10的可能的故障信号返回到导通状态。
[0066]在故障线路9上的低电压信号被DSP I解释为正确运行的条件。晶体管Q4是非导通的并且5V的电压呈现在故障端子上的点Pl处。因为在点P处的高值电压将晶体管Ml偏置为导通并且因此使晶体管Q3打开，将点A连接到点P的分支(即电路结构13)被中断。因此点A与地隔离。电路结构13是不活动的。延迟网络R12、R2、C4确保晶体管Q3的打开相对于驱动信号的切换被延迟。
[0067]上述机制由在图4(A)中指示的波形代表，其中电压指示在纵坐标上并且时间指示在横坐标上。曲线SI代表来自源V2的驱动信号并且S2代表在故障线路9上的故障信号。在接通间隔(信号SI高)期间，故障信号(S2)是低的，指示设备的正确运行。在断开间隔(信号SI低)期间，在故障线路9上的故障信号位于高值。然而，由于在断开间隔期间通过上述的电路结构13获得的故障信号的掩盖，在故障端子上的信号S3保持在恒定值(高值)，指示了驱动电路5的正确运行和开关7的正确运行。
[0068]在其中驱动线路3被中断，即在无驱动信号到达电子开关7的情况中的电路的行为被如下描述。如先前所述，这种类型的情况可以导致由超过额定电流引起的电子开关的故障。因此，如果中断发生在驱动线路3上，DSP I必须接收故障信