一种cmos开关电路的制作方法
【技术领域】
[0001]本发明属于集成电路技术领域，具体为一种具有低插入损耗、高隔离度、低输入输出反射系数的CMOS单刀双掷(single-pole-double-throw，SPDT)开关。
【背景技术】
[0002]片上集成收发开关是无线通信系统的关键组成部件，采用片上收发开关可以实现芯片上的接收与发送电路共享一个天线；假如天线是集成在芯片上，片上集成收发开关将大大节省芯片面积，因为天线的面积相对较大，从而可以降低成本。大部分高性能的射频集成电路开关是采用GaAs工艺，特别是那些具有几个GHz带宽和高功率处理能力的开关。硅基CMOS由于低成本和高集成度成为高性能宽带收发开关的理想选择。
[0003]由于CMOS工艺的低迀移率、高介质传导率、低击穿电压，以及存在各种寄生参数等，这些因素使得设计低插入损耗、高隔离度、宽带宽的CMOS开关极具挑战性。国内外研究人员已经设计出各种CMOS收发开关，但是工作于高达几十GHz的超宽带、低插入损耗、高隔离度的全集成CMOS收发开关仍存在不少难度，阻碍了 CMOS技术应用于多频段、多支路的集成电路。
【发明内容】
[0004]本发明的目的是提供一种宽带的射频CMOS片上单刀双掷开关，实现低插入损耗、
高隔离度。
[0005]本发明采用深N阱技术，所述CMOS开关电路中的全部晶体管都采用深N阱技术，所述的全部晶体管的体都与地相连接，N阱都与电源电压相连接，从而最小化体与基质之间的电容，能够有效降低射频信号的泄漏，降低开关的插入损耗，同时能够增大开关的隔离度。
[0006]本发明采用的全部晶体管的栅极和衬底都串联电阻，能够有效降低射频信号的泄漏，降低开关的插入损耗，同时能够增大开关的隔离度。
[0007]本发明采用电感匹配技术，在所述晶体管Ml和晶体管M2的漏极通过一个片上电感LSl与天线端口 Port I相连，利用片上电感LSI实现匹配的目的，减少Port I的天线信号的反射损失。在所述晶体管Ml的源极通过一个片上电感LS2与Port 2端相连，利用片上电感LS2实现匹配目的，减少Port 2端信号的反射损失。在所述晶体管M2的源极通过一个片上电感LS3与Port 3端相连，利用片上电感LS3实现匹配的目的，减少Port 3端信号的反射损失。
[0008]本发明通过在Ml晶体管的源极与LS2之间，经过两个并联的晶体管M3与M4连接到地。所述的晶体管M3与M4的漏极一起连接到所述晶体管Ml的源极，所述的晶体管M3与M4的源极一起连接到地。在不同的工作模式下，可以降低开关的插入损耗，并增大开关的隔离度。
[0009]本发明通过在M2晶体管的源极与LS3之间，经过两个并联的晶体管M5与M6连接到地。所述的晶体管M5与M6的漏极一起连接到所述晶体管M2的源极，所述的晶体管M5与M6的源极一起连接到地。在不同的工作模式下，可以降低开关的插入损耗，并增大开关的隔离度。
【附图说明】
[0010]图1为本发明实施例的电路原理图。
[0011]图2为本发明实施例的插入损耗与隔离度的仿真结果图。
[0012]图3为本发明实施例的输入反射系数(S11)与输出反射系数(S22)的仿真结果图。
【具体实施方式】
[0013]下面结合一个具体实施例对本发明做详细说明。
[0014]如图1所示，本发明的实施例可以用于CMOS单刀双掷(STOT)开关。根据本发明的实施例，此开关包括接收电路和发射电路，可以工作于O?20GHz的频带，并且满足低插入损耗、高隔离度以及低输入、输出反射系数的要求，这几点将在以下进一步详细描述。
[0015]根据本发明，由图1的实施例，CMOS开关包括接收开关电路a和发射开关电路b。所述的CMOS开关可以包括用于接收开关a和发射开关b中的至少一个进行通信的天线5。
[0016]根据本发明的示例性的实施例，天线5可以是单独的多模式多频带天线。
[0017]根据本发明的示例性的实施例，接收开关a由以下组成:开关晶体管4以及其栅极与电阻3串联、其衬底与电阻15串联，匹配电感LS2，并联晶体管10、13，以及两个并联晶体管上的栅极电阻9、14，两个并联晶体管上的衬底电阻11、12。
[0018]根据本发明的示例性的实施例，接收开关b由以下组成:开关晶体管6以及其栅极与电阻5串联、其衬底与电阻16串联，匹配电感LS3，并联晶体管18、21，以及两个并联晶体管上的栅极电阻17、21，两个并联晶体管上的衬底电阻19、20。
[0019]图2为本发明仿真得到的插入损耗(Insert1n loss)与隔离度(Isolat1n)曲线图。
[0020]图3为本发明仿真得到的输入输出反射系数(S1^S 22)曲线图。
[0021]接收(Rx)模式
[0022]根据图1实施例，Vl高电平，V2低电平，则4导通，对信号表现为低阻态；10、13关断，对信号表现为高阻态，在接收(Rx)模式下，表现为低插入损耗。
[0023]根据图1实施例，Vl高电平，V2低电平，则6关断，对信号表现为高阻态；18、21导通，对信号表现为低阻态，在接收(Rx)模式下，表现为高隔离度。
[0024]发射(Tx)模式
[0025]根据图1实施例，Vl低电平，V2高电平，则6导通，对信号表现为低阻态；18、21关断，对信号表现为高阻态，在接收(Tx)模式下，表现为低插入损耗。
[0026]根据图1实施例，Vl低电平，V2高电平，则4关断，对信号表现为高阻态；10、13导通，对信号表现为低阻态，在接收(Tx)模式下，表现为高隔离度。
[0027]本实施例仅仅是本发明的一个较佳的例子而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进、采用不同工艺等，均应包含在本发明的保护范围之内。
【主权项】
1.一种CMOS单刀双掷(SPDT)开关，其特征在于由Port I端口、Port 2端口、Port 3端口、Vl端口、V2端口和地线组成。其中Port I端口为天线端，Port 2端口为射频信号输出端，Port 3端为射频信号输入端，Vl端、V2端均为模式控制端。 所述CMOS单刀双掷(STOT)开关工作在DC?20GHz频带；包含与所述的天线进行通信的接收开关；以及与所述天线进行通信的发射开关。其中，所述天线开关包括多个晶体管，多个片上电感，多个片上电阻。晶体管包括M1、M2、M3、M4、M5与M6，片上电感包括LS1、LS2、LS3，片上电阻包括 Rgl、Rg2、Rg3、Rg4、Rg5、Rg6、Rbl、Rb2、Rb3、Rb4、Rb5 与 Rb6。2.根据权利要求1所述的开关，两个开关的晶体管Ml与M2的漏极皆与片上电感LSl相连，LSl另一端与Port I天线端口相连，其中两个开关晶体管Ml、M2的栅极分别与片上电阻Rgl、Rg2连接，这两个片上电阻另一端分别连接到V1、V2模式控制端。两个开关晶体管M1、M2的源端分别与LS2、LS3片上电感相连，所述的两个片上电感另一端分别与Port 2、Port 3端口相连。在LS2与Ml源端之间，经过两个并联的M3、M4连接到地。其中M3、M4的漏端同时连接到Ml的源端，M3、M4的栅极分别与片上电阻Rg3、Rg4相连接，这两个片上电阻的另一端一起连接到V2模式控制端。在LS3与晶体管M2源端之间，经过两个并联的晶体管M5与M6连接到地。其中M5与M6的漏端同时连接到M2的源端，M5与M6的栅极分别与片上电阻Rg5、Rg6相连接，这两个片上电阻的另一端一起连接到Vl模式控制端。两个开关晶体管M1、M2的衬底分别与阻值相同的Rbl、Rb2片上电阻相连，两个电阻另一端皆连接到地。两个并联晶体管M3、M4的衬底分别与阻值相同的Rb3、Rb4片上电阻相连，两个电阻另一端皆连接到地。两个并联晶体管M5、M6的衬底分别与阻值相同的Rb5、Rb6片上电阻相连，两个电阻另一端皆连接到地。3.根据权利要求1所述的天线开关中，当Vl为高电平，V2为低电平，此时天线工作在接收(Rx)模式。此时晶体管Ml导通，M2关断，并联晶体管M3、M4关断，M5、M6导通。Ml的导通以及M3、M4的关断，M2的关断以及M5、M6的导通，使得从天线接收的信号大部分通过开关晶体管Ml到Port 2，而泄漏到Port 3端的小部分信号则通过M5、M6接地。实现在接收(Rx)模式下的低插入损耗与高隔离度。4.根据权利要求1所述的天线开关中，当Vl为低电平，V2为高电平，此时天线工作在发射(Tx)模式。此时开关晶体管Ml关断，M2导通，并联晶体管M3、M4导通，M5、M6关断。Ml的关断以及M3、M4的导通，M2的导通以及M5、M6的关断，使得从Port 3的信号通过开关晶体管M2到达天线，而泄漏到Port 2端的小部分信号则通过M3、M4接地。实现在发射(Tx)模式下的低插入损耗与高隔离度。
【专利摘要】本发明属于集成电路技术领域，具体为一种具有低插入损耗、高隔离度、低输入输出反射系数的CMOS单刀双掷收发开关，包括接收开关和发射开关。本发明采用深N阱技术，所述的全部晶体管的体都与地相连接，N阱都与电源电压相连接，从而最小化体与基质之间的电容；本发明采用电感匹配技术在三个端口实现阻抗匹配；本发明采用全部晶体管的栅极和衬底都串联电阻。本发明所提供的CMOS单刀双掷收发开关能有效降低射频信号的泄漏，降低开关的插入损耗，同时能够增大开关的隔离度。本发明所述的CMOS单刀双掷收发开关能够在1.8V低电压下，工作在0～20GHz，可集成到片上系统Soc或专用集成电路ASCI等。
【IPC分类】H03K17/687
【公开号】CN105227167
【申请号】CN201510610884
【发明人】刘桂, 翟耀宗, 孙力, 张丰, 温作威
【申请人】温州大学
【公开日】2016年1月6日
【申请日】2015年9月21日