用于噪声整形sar模数转换器的方法和电路的制作方法
【技术领域】
[0001] 本发明一般地设及半导体技术领域，更具体地，设及模数转换器。
【背景技术】
[0002] 模数转换器（ADC)可用于将模拟信号转换为数字信号。存在各种ADC结构，诸如， 流水线型、快速型、X-A构型和逐次逼近寄存器型（SAR)。在一些应用中，ADC可达到的转 换分辨率受到例如热噪声、电噪声和/或ADC不同的电路部件的失配的限制。例如，在一些 SARADC应用中，SARADC的转换分辨率取决于SARADC中的SAR比较器的噪声和精度。在 一些应用中，为了实现转换分辨率的改进，SAR比较器被配置为消耗更多的功率和/或占用 更大的面积。
【发明内容】
[0003] 为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种模数（A/D) 转换系统，包括：跟踪及保持单元，被配置为基于输入信号而输出输入值；数模值/A)转换 单元，被配置为基于N位逻辑值而生成反馈值，N为正整数；禪合单元，被配置为基于所述输 入信号和所述反馈值而生成误差信号值；硬件回路滤波器，被配置为基于所述误差信号值 而生成经过过滤的误差信号值；比较单元，被配置为基于组合值的极性而生成比较结果，所 述组合值基于所述输入值减去所述反馈值和所述经过过滤的误差信号值的总和；W及控制 单元，被配置为在采样周期内：根据所述比较单元的N个比较结果来设置所述N位逻辑值； 和在收到所述N个比较结果之后，使所述禪合单元生成所述误差信号值。
[0004] 该A/D转换系统还包括：输出滤波单元，被配置为在输出周期内，基于所述控制单 元的多个N位逻辑值，生成输出逻辑值，所述多个N位逻辑值中的每一个N位逻辑值都对应 于不同的采样周期。 阳0化]在该A/D转换系统中，所述不同采样周期中的至少一个采样周期对应于采样频 率，所述输出周期对应于输出频率，并且所述采样频率与所述输出频率的比率等于或大于 2。
[0006] 在该A/D转换系统中，所述采样频率与所述输出频率的比率等于或小于4。
[0007] 该A/D转换系统还包括：开关缓冲器，被配置为对所述误差信号值进行采样和保 持。
[0008] 在该A/D转换系统中，所述硬件回路滤波器是模拟高通滤波器。
[0009] 该A/D转换系统还包括：电容器阵列，被配置为用作所述跟踪及保持单元、所述D/A转换单元、所述禪合单元和所述比较单元的一部分，并且所述电容器阵列包括：(N+1) 个电容性器件，每个电容性器件都具有第一端和第二端，第n个电容性器件的电容值为 3^，并且第（N+1)个电容性器件的电容值为^^，:，C为预定的电容值，而n是介于1 至N范围内的正整数；输出节点，电连接至所述（N+1)个电容性器件的第一端；(N+1)个开 关器件，每个开关器件都被配置为将所述（N+1)个电容性器件的第二端中的相应的第二端 选择性地连接至输入节点、电源节点或一个或多个参考节点，所述输入节点被配置为接收 所述输入信号，而所述一个或多个参考节点被配置为分别地接收一个或多个参考电压；W 及另一开关器件，连接在所述输出节点和所述电源节点之间，所述电源节点被配置为接收 供电参考电压。
[0010] 根据本发明的另一方面，提供了一种模数（A/D)转换电路，包括：回路滤波器，被 配置为基于误差信号电压电平，生成经过过滤的误差信号电压电平；W及N位逐次逼近寄 存器型（SAR)模数转换器（ADC)，被配置为接收输入电压，N为正整数，并且所述SARADC包 括：比较器，被配置为基于输入电压电平、N位逻辑值W及所述经过过滤的误差信号电压电 平而生成比较结果；和SAR控制器，被配置为：基于所述N位逻辑值来设置所述比较器的输 入电压信号；基于所述比较结果而设置所述N位逻辑值；和在采样周期内，在所述SAR控制 器接收所述比较器的N个比较结果之后，使所述SARADC生成另一误差信号电压电平。
[0011] 该A/D转换电路包括：输出滤波器，被配置为在输出周期内，基于所述SAR控制器 的多个N位逻辑值，生成输出逻辑值，所述多个N位逻辑值中的每个N位逻辑值都对应于不 同的采样周期。
[0012] 在该A/D转换电路中，所述不同采样周期中的至少一个对应于采样频率，所述输 出周期对应于输出频率，并且所述采样频率与所述输出频率的比率等于或大于2。
[0013] 在该A/D转换电路中，所述采样频率与所述输出频率的比率等于或小于4。
[0014] 该A/D转换电路还包括：开关缓冲器，被配置为基于所述SARADC的误差信号电 压，来对所述误差信号电压电平进行采样和保持。
[0015] 在该A/D转换电路中，所述硬件回路滤波器是模拟高通滤波器。
[0016] 在该A/D转换电路中，所述SARADC还包括：电容器阵列，至少包括被配置为接收 所述输入电压的输入节点和输出节点；W及所述SARADC的比较器包括第一输入节点和第 二输入节点，所述第一输入节点与所述SARADC的电容器阵列的输出节点连接，而所述第二 输入节点与所述回路滤波器的输出节点连接。
[0017] 在该A/D转换电路中，所述SARADC还包括：电容器阵列，并且所述电容性阵列包 括：(N+1)个电容性器件，均具有第一端和第二端，第n个电容性器件的电容值为
.并 且第（N+1)个电容性器件导电电容值为'
C是预定电容值，并且n是介于1至N范围 内的正整数；输出节点，电连接至所述（N+1)个电容性器件的第一端；(N+1)个开关器件，每 个开关器件都被配置为将所述（N+1)个电容性器件的第二端中的相应的第二端选择性地 连接至输入节点、电源节点或一个或多个参考节点，所述输入节点被配置为接收所述输入 信号，而所述一个或多个参考节点被配置为分别接收一个或多个参考电压；W及另一开关 器件，连接在所述输出节点和所述电源节点之间，所述电源节点被配置为接收供电参考电 压。 阳018] 在该A/D转换电路中，所述一个或多个参考节点包括第一参考节点和第二参考节 点，所述第一参考节点被配置为接收第一参考电压，所述第二参考节点被配置为接收第二 参考电压，所述第二参考电压的电压电平低于所述第一参考电压的电压电平。
[0019] 根据本发明的又一方面，提供了一种操作模数（A/D)转换电路的方法，包括：在采 样周期内：通过操作逐次逼近寄存器型（SAR)模数转换器（ADC)，基于经过过滤的误差信号 电压和输入电压而生成N位逻辑值，N为正整数；和基于所述N位逻辑值和所述输入电压， 生成误差信号电压；W及在所述采样周期或下一采样周期内：基于所述采样周期的所述误 差信号电压，由回路滤波器生成另一经过过滤的误差信号电压，所述另一经过过滤的误差 信号电压可用作所述下一采样周期的经过过滤的误差信号电压。
[0020] 该方法还包括：在输出周期：基于多个N位逻辑值而生成输出逻辑值，所述多个N 位逻辑值中的每一个N位逻辑值都对应于不同的采样周期。
[0021] 在该方法中，所述采样周期对应于采样频率，所述输出周期对应于输出频率，并且 所述采样频率与所述输出频率的比率等于或大于2。
[0022] 在该方法中，生成所述N位逻辑值包括基于所述输入电压而对所述SARADC的电 容器阵列进行充电；W及生成所述误差信号电压包括基于所述N位逻辑值来设置所述SAR ADC中的电容器阵列，使得所述误差信号电压的电压电平对应于所述输入电压的电压电平 减去相当于所述N位逻辑值的电压电平。
【附图说明】
[0023] 当结合附图进行阅读时，通过W下详细描述可W更好地理解本发明的各方面。需 要强调的是，根据工业的标准实践，各种部件不是按照比例绘制。实际上，为了清楚讨论，可 随意增大或减小各种部件的尺寸。
[0024]图1是根据一些实施例的模数转换系统的Z域功能框图。
[00巧]图2是根据一些实施例的模数转换系统中的不同定时信号的时序图。
[0026] 图3是根据一些实施例的模数转换电路的电路图。
[0027] 图4是根据一些实施例的可用于模数转换电路的电容器阵列单元的电路图。
[0028] 图5A至图5C是根据一些实施例的处于不同操作阶段的模数转换电路的部分电路 图。
[0029] 图6A是根据一些实施例的可用于模数转换电路的回路滤波器的功能框图。
[0030] 图她是根据一些实施例的图6A中的回路滤波器的Z域框图。
[0031] 图7是根据一些实施例操作模数转换电路的方法的流程图。