在反馈回路中具有占空比调整的分频器的制造方法
【专利说明】
[0001] 优先权要求
[0002] 本专利申请要求提交于2013年6月25日的标题为"FREQ肥NCYDIVIDERmH DUTYCY化EADJUSTMENTmHIN阳邸BACKLOOP"的第13/926, 631号非临时申请的优先 权，该申请被转让给其受让人并且通过引用被明确合并于此。
技术领域
[0003] 本公开一般地设及电子装置并且更具体地设及一种分频器。
【背景技术】
[0004] 分频器是接收在第一频率的时钟信号并且提供在比第一频率低的第二频率的分 割的信号的电路。例如，分频器可W在频率上按倍率2对时钟信号进行分割并且在时钟信 号的频率的一半提供分割的信号。
[0005] 在各种电路、诸如本地振荡器化0)生成器中普遍地使用分频器。例如，LO生成器 可W包括（i)用于生成在第一频率的振荡器/时钟信号的振荡器和（ii)用于分割振荡器 /时钟信号并且提供在第二频率的分割的信号的分频器。分割的信号可W用来生成可W由 接收器用于下变频和/或由发射器用于上变频的同相（I)和正交（曲LO信号。
[0006] 可能希望生成具有可调整占空比的LO信号。用于接收器的LO信号的占空比可W 确定何时接通接收器中的混合器。LO信号的占空比因此可能对接收器的线性具有大的影响 并且可能影响各种性能度量、诸如二阶输入截断点（IIP2)。可能希望调整LO信号的占空比 W便获得良好线性。
【发明内容】
[0007] 运里公开一种在反馈回路中具有占空比调整的分频器。在示例设计中，一种装置 可W包括至少一个除法器电路和至少一个占空比调整电路。至少一个除法器电路可W禪合 在反馈回路中并且可W接收在第一频率的时钟信号并且提供在第二频率的至少一个分割 的信号。第二频率可W是第一频率的分数。至少一个占空比调整电路可W在反馈回路内禪 合到至少一个除法器电路、可W调整至少一个分割的信号的占空比并且可W向至少一个除 法器电路提供至少一个占空比调整的信号。
[0008] 在示例设计中，至少一个除法器电路可W包括第一和第二锁存器。第一锁存器可 W接收时钟信号并且提供第一分割的信号。第二锁存器可W接收时钟信号并且提供第二分 割的信号。至少一个占空比调整电路可W包括第一和第二占空比调整电路。第一占空比调 整电路可W从第一锁存器接收第一分割的信号并且向第二锁存器提供第一占空比调整的 信号。第二占空比调整电路可W从第二锁存器接收第二分割的信号并且向第一锁存器提供 第二占空比调整的信号。第一和第二锁存器W及第一和第二占空比调整电路可W执行被2 除。
[0009] W下进一步具体描述本公开的各种方面和特征。
【附图说明】
[0010] 图1示出在反馈回路W外具有占空比调整的分频器。 W11] 图2A示出用于图1中的分频器的时钟信号和分割的信号。
[0012] 图2B示出分割的信号的占空比的调整。
[0013] 图3示出在反馈回路内具有占空比调整的分频器的示例设计。
[0014] 图4示出锁存器和占空比调整电路的示例设计。
[0015] 图5示出在图4中的占空比调整电路内的反相器和占空比控制器的示例设计。
[0016] 图6示出在反馈回路内具有占空比调整的分频器的另一示例设计。
[0017] 图8示出用于生成分频信号的过程。
【具体实施方式】
[0018] W下阐述的具体描述旨在于作为本公开的示例设计的描述而未旨在于代表其中 可W实现本公开的仅有设计。术语"示例"在运里用来意味着"用作示例、实例或者说明"。 运里描述为"示例"的任何设计未必被解释为比其它设计优选或者有利。具体描述包括用 于提供对本公开的示例设计的透彻理解的具体细节。本领域技术人员将清楚无运些具体细 节仍然可W实现运里描述的示例设计。在一些实例中，W框图形式示出熟知的结构和设备 W便避免破坏运里呈现的示例设计的新颖性。
[0019] 图1示出在反馈回路W外具有占空比调整的分频器100的框图。分频器100包括 两个锁存器IlOa和11化W及占空比调整电路120。锁存器IlOa和11化禪合在反馈回路 中并且实现除W2的除法器。第一锁存器IlOa的Q和巧输出分别禪合到第二锁存器11化 的D和度输入。第二锁存器11化的Q和O输出交换并且分别禪合到第一锁存器IlOa的D 和良输入。锁存器IlOa和11化也接收时钟信号。
[0020] 第一锁存器IlOa分别在它的Q和琴输出向占空比调整电路120提供互补Idivp 和Idivn分割信号。第二锁存器11化分别在它的Q和Q输出向占空比调整电路120提供 互补Qdivp和Qdivn分割信号。Idivp、Idivn、Qdivp和Qdivn信号在时钟信号的频率的一 半。占空比调整电路120分别基于四个分割的信号Idivp、Idivn、Qdivp和Qdivn生成具有 希望的占空比的四个输出信号I〇utp、Ioutn、Qoutp和Qoutn。占空比调整电路120可W调 整loutp、loutn、Qou1:p和Qoutn信号的占空比。
[0021] 在图1中，锁存器IlOa和11化禪合在反馈回路中并且形成除W2的除法器。占空 比调整电路120位于除W2的除法器之后和反馈回路W外。Idivp、Idivn、Qdivp和Qdivn 信号的转换速率（slewrate)由锁存器IlOa和11化放大和锐化。因此，可能更难W改变 来自锁存器IlOa和IlOb的Idivp、Idivn、Qdivp和Qdivn信号的占空比。另外，可能消耗 额外电池功率W调整来自锁存器IlOa和11化的Idivp、Idivn、Qdivp和Qdivn信号的占空 比。
[0022] 图2A示出图1中的时钟信号W及来自锁存器IlOa和11化的Idivp、Idivn、Qdivp 和Qdivn信号的时序图。在图2A的顶部示出时钟信号。Idivp和Idivn信号相对于彼此被 延迟一个时钟周期。Qdivp和Qdivn信号也相对于彼此被延迟一个时钟周期。Qdivp信号 相对于Idivp信号被延迟半个时钟周期。
[0023] 图2B示出Iou化信号的占空比的调整。在图2B的顶部示出Idivp信号。Idivp 信号具有可W由锁存器110和11化的电路设计确定的固定的占空比。在Idivp信号W下 示出具有更大占空比的Iou化信号和具有更小占空比的Iou化信号。可W通过将Iou化信 号的上升/前导转变相对于Idivp信号的上升/前导转变延迟较小数量来增加Iou化信号 的占空比。可W通过将Iou化信号的上升/前导转变相对于Idivp信号的上升/前导转变 延迟较大数量减少Iou化信号的占空比。
[0024] 图3示出在反馈回路内具有占空比调整的分频器300的示例设计的框图。分频器 300包括两个锁存器310a和31化W及两个占空比调整电路320a和32化，其禪合在反馈回 路中并且实现除W2的除法器。第一锁存器310a使（i)它的D和丘输入禪合到占空比调 整电路32化的输出W及（ii)使它的Q和Q输出禪合到占空比调整电路320a的输入。第 二锁存器31化使（i)它的D和巧输入禪合到占空比调整电路320a的输出W及使（ii)它 的Q和巧输出禪合到占空比调整电路32化的输入。
[0025] 第一锁存器310a分别在它的Q和巧输出向占空比调整电路320a提供Idivp和 Idivn分割信号。占空比调整电路320a分别基于Idivp和Idivn信号生成IacUp和Iadjn 信号。IacUp和IacUn信号是具有希望的占空比的、占空比调整信号。占空比调整电路320a 也提供具有希望的占空比的Iou化和Ioutn输出信号。Iou化和Ioutn信号可W分别是 IacUp和IacUn信号的缓冲版本。占空比调整电路320a可W调整ladjp、ladjn、Iou化和 Ioutn信号的占空比。相似地，第二锁存器31化分别在它的Q和曼输出向占空比调整电路 32化提供Qdivp和Qdivn分割信号。占空比调整电路32化分别基于Qdivp和Qdivn信号 生成具有希望的占空比的、QacUp和化djn占空比调整信号。占空比调整电路32化也提供 具有希望的占空比的Qou化和Qoutn信号。Qou化和Qoutn信号可W分别是化d化和化djn f目号的缓冲版本。占至比调整电路32化可W调整化djp、化djn、Qou化和Qoutnf目号的占 空比。
[0026] 如图3中所示，占空比调整电路320a和32化位于反馈回路内。占空比调整电路 320a可W调整基于来自第一锁存器310a的Idivp和Idivn信号生成的Iadjp和Iadjn信 号的占空比。占空比调整电路32化可W调整基于来自锁存器31化的Qdivp和Qdivn信号 生成的化djp和化djn信号的占空比。
[0027] 可W用各种方式实施图3中的锁存器310a和31化W及占空比调整电路320a和 320b。W下描述锁存器310a和31化W及占空比调整电路320a和32化的一些示例设计。 阳02引 图4示出锁存器310X和占空比调整电路320X的示例设计的示意图。锁存器310X 可W用于图3中的锁存器310a和31化中的每个锁存器。占空比调整电路320X可W用于 图3中的占空比调整电路320a和32化中的每个占空比调整电路。为了清楚，图4示出锁 存器3IOx用于锁存器310b、接收Iad化和Iad化信号并且提供Qdivp和Qdivn信号。图4 也示出占空比调整电路320X用于占空比调整电路320曰、接收Idivp和Idivn信号并且提供 IacUp和IacUn信号。
[0029] 在图4中所示设计中，锁存器310X包括gm单元410、P沟道金属氧化物半导体 (PM0巧晶体管412和422W及N沟道金属氧化物半导体（NM0巧晶体管414、416、424和 426。Gm单元410使它的非反相（+