二接地开关Sel2关断，第三 接地开关Sel4导通，第四多路选择器S4接floating(悬空），第五多路选择器S5接B，且 B路电压为-5V。此时只有第三忆阻器M3两端有-5V电压，故第三忆阻器M3将呈现高阻值 160000欧姆。最后，第三多路选择器S3接Vdd路，第二接地开关S2与第三接地开关S3均 关断；第四多路选择器S4接floating(悬空），第五多路选择器接GND。此时，根据基尔霍 夫定律可以测得最终输出约为IV，即输出高电平，对应逻辑"1"。
[0040] 当Α输入0，Β输入1时。第三多路选择器S3接floating(悬空）路，第二接地开 关Sel2导通，第三接地开关Sel3关断，第四多路选择器S4接A路，且A路电压为-5V， 第五多路选择器S5接floating(悬空）。此时只有第二忆阻器M2两端有-5V电压，故第 二忆阻器M2将呈现高阻值160000欧姆。接下来，第二接地开关Sel2关断，第三接地开关 Sel4导通，第四多路选择器S4接floating(悬空），第五多路选择器S5接B，且B路电压 为+5V。此时只有第三忆阻器M3两端有+5V电压，故第三忆阻器M3将呈现低阻值100欧 姆。最后，第三多路选择器S3接Vdd路，第二接地开关S2与第三接地开关S3均关断；第四 多路选择器接floating(悬空），第五多路选择器接GND。此时，根据基尔霍夫定律可以测 得最终输出约为IV，即输出高电平，对应逻辑"1"。
[0041] 当Α输入1，Β输入0时。第三多路选择器S3接floating(悬空）路，第二接地开 关Sel2导通，第三接地开关Sel3关断，第四多路选择器S4接A路，且A路电压为+5V， 第五多路选择器S5接floating(悬空）。此时只有第二忆阻器M2两端有+5V电压，故第 二忆阻器M2将呈现低阻值40000欧姆。接下来，第二接地开关Sel2关断，第三接地开关 Sel4导通，第四多路选择器S4接floating(悬空），第五多路选择器S5接B，且B路电压 为-5V。此时只有第三忆阻器M3两端有-5V电压，故第三忆阻器M3将呈现高阻值160000 欧姆。最后，第三多路选择器S3接Vdd路，第二接地开关S2与第三接地开关S3均关断；第 四多路选择器接floating(悬空），第五多路选择器接GND。此时，根据基尔霍夫定律可以 测得最终输出约为IV，即输出高电平，对应逻辑"1"。
[0042] 当Α输入1，Β输入1时。第三多路选择器S3接floating(悬空）路，第二接地开 关Sel2导通，第三接地开关Sel3关断，第四多路选择器S4接A路，且A路电压为+5V，第 五多路选择器S5接floating(悬空）。此时只有第二忆阻器M2两端有+5V电压，故第二忆 阻器M2将呈现低阻值100欧姆。接下来，第二接地开关Sel2关断，第三接地开关Sel4 导通，第四多路选择器S4接floating(悬空），第五多路选择器S5接B，且B路电压为+5V。 此时只有第三忆阻器M3两端有+5V电压，故第三忆阻器M3将呈现低阻值100欧姆。最后， 第三多路选择器S3接Vdd路，第二接地开关S2与第三接地开关S3均关断；第四多路选择 器接floating(悬空），第五多路选择器接GND。此时，根据基尔霍夫定律可以测得最终输 出约为IV，即输出高电平，对应逻辑"0"。
[0043] 故而完成以上操作可以获得完整的逻辑与非功能。
[0044] 图5是基于忆阻的或非门逻辑电路的代表性实施例，其中包含第六多路选择器 S6,第七多路选择器S7,第八多路选择器S8,第三电阻R3,第四忆阻器Μ4,第五忆阻器Μ5,第 四接地开关Sel4 ;其中第六多路选择器S6的控制端与第三电阻R3的一端连接；第三电阻 的R3的另一端同时与第四接地开关S4,第四忆阻器M4的另一端和第五忆阻器M5另一端同 时相连，并且作为或非门信号输出端。第四忆阻器M4的一端与第七多路选择器S7的控制 端相连，第五忆阻器M5的一端与第八多路选择器S8的控制端相连。其中，第七多路选择器 S7包含Gnd，A，floating三路，其中A作为或非门第一信号输入端；第八多路选择器S8包 含Gnd，B，floating三路，其中B作为或非门第二信号输入端。
[0045] 表三
[0047] 如表三所示，当A输入0,B输入0时。第六多路选择器S6接floating(悬空）， 第四接地开关Sel4导通，第七多路选择器S7接A路，且A路电压为-5V，第八多路选择器 S8接floating(悬空）。此时只有第四忆阻器M4两端有-5V电压，故第四忆阻器M4将呈 现高阻值160000欧姆。接下来，第七多路选择器S7选通端悬空，第五多路选择器S5接B， 且B路电压为-5V。此时只有第五忆阻器M5两端有-5V电压，故第三忆阻器M3将呈现高阻 值160000欧姆。最后，第六多路选择器S3接Vdd路，第四接地开关S4关断；第七多路选择 器S7与第八多路选择器S8均接GND。此时，根据基尔霍夫定律可以测得最终输出约为 IV，即输出高电平，对应逻辑" 1"。
[0048] 当Α输入0，Β输入1时。第六多路选择器S6接floating(悬空），第四接地开关Sel 4导通，第七多路选择器S7接A路，且A路电压为-5V，第八多路选择器S8接floating(悬 空）。此时只有第四忆阻器M4两端有-5V电压，故第四忆阻器M4将呈现高阻值160000欧 姆。接下来，第七多路选择器S4接floating(悬空），第五多路选择器S5接B，且B路电压 为+5V。此时只有第五忆阻器M5两端有+5V电压，故第三忆阻器M3将呈现低阻值100欧 姆。最后，第六多路选择器S3接Vdd路，第四接地开关S4关断；第七多路选择器S7与第八 多路选择器S8均接GND。此时，根据基尔霍夫定律可以测得最终输出约为OV，即输出 低电平，对应逻辑"0"。
[0049] 当A输入1，B输入0时。第六多路选择器S6接floating(悬空），第四接地开关Sel 4导通，第七多路选择器S7接A路，且A路电压为+5V，第八多路选择器S8接floating(悬 空）。此时只有第四忆阻器M4两端有+5V电压，故第四忆阻器M4将呈现低阻值100欧姆。接 下来，第七多路选择器S4接floating(悬空），第五多路选择器S5接B，且B路电压为-5V。 此时只有第五忆阻器M5两端有-5V电压，故第三忆阻器M3将呈现高阻值160000欧姆。最 后，第六多路选择器S3接Vdd路，第四接地开关S4关断；第七多路选择器S7与第八多路选 择器S8均接GND。此时，根据基尔霍夫定律可以测得最终输出约为0V，即输出低电平， 对应逻辑"0"。
[0050] 当Α输入1，Β输入1时。第六多路选择器S6接floating(悬空），第四接地开关Sel 4导通，第七多路选择器S7接A路，且A路电压为-5V，第八多路选择器S8接floating(悬 空）。此时只有第四忆阻器M4两端有+5V电压，故第二忆阻器M2将呈现低阻值100欧姆。接 下来，第七多路选择器S7接floating(悬空），第五多路选择器S5接B，且B路电压为-5V。 此时只有第五忆阻器M5两端有-5V电压，故第三忆阻器M5将呈现低阻值100欧姆。最后， 第六多路选择器S6接Vdd路，第四接地开关S4关断；第七多路选择器S7与第八多路选择 器S8均接GND。此时，根据基尔霍夫定律可以测得最终输出约为0V，即输出低电平，对 应逻辑"0"。
[0051] 故而完成以上操作可以获得完整的逻辑或非功能。
[0052] 在本发明实施例中，实现了现代信息处理中基本的非、与非、或非三种逻辑门电 路。由于忆阻器本身具有功耗低，体积小，集成度高，阻值状态可切换且速度快的特点；本发 明通过忆阻完成逻辑运算处理功能，提高了电子设备的可靠性和灵活性，同时降低了成本， 还在集成度、功耗、运算速度等方面优于传统CMOS逻辑电路。与现有的基于忆阻器的蕴含 逻辑电路相比，本发明在完成同样的运算逻辑功能的前提下，所需的忆阻器更少，操作步骤 更加简单。
[0053] 本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以 限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含 在本发明的保护范围之内。
【主权项】
1. 一种基于忆阻器的非门逻辑电路，其特征在于，包括：第一多路选择器S1，第二多路 选择器S2,第一电阻R1，第一忆阻器Ml和第一接地开关Sel1 ; 所述第一多路选择器S1的选通端具有电源Vdd与悬空floating两