本发明涉及用于生产在一些分区中具多层子区域的印制电路板的方法
【技术领域】
[0001]本发明涉及用于生产在一些分区中具多层子区域的印制电路板的方法。
[0002]本发明进一步涉及根据该方法生产的印制电路板。
【背景技术】
[0003]从WO 2011/003123AKAT&S)已知一方法和通过该方法的方式生产的印制电路板(PCB)。在此案中，该印制电路板包含两个或以上的PCB子区域，其中各子区域包含至少一个导电层或导电元件或导电片。该些子区域在其侧向表面上彼此机械地连接或电连接。在该些子区域上施加至少一个导电层，其可被布置成单层或多层的配置，而镀通孔从此通往该些子区域的导电层或元件。该说明书描述了多种变体，其有关将该些子区域插入较大的印制电路板区域或底板，亦有关彼此相邻的子区域之间的机械连接和电连接。在一个变体中，提供了硬性和柔性印制电路板区域的组合。
[0004]WO 2011/026165A1(AT&S)亦描述了包含两个或以上的子元件的印制电路板，该些子元件在其侧向边缘与其他元件或较大的共同元件连接，其中该些侧向边缘可包含用于联锁成相互啮合的结构。在印制电路板的生产中，该些可被布置成多层的个别元件通过例如留下200μ的距离而被连结，并其后通过引入粘合剂和其后的固化而彼此连接。提供所述方法的目的是为了一方面便于生产该印制电路板，另一方面便于通过沿粘合接点切割而使子区域进行有目的的交换。
[0005]US 2009/0321921 A1 (黄)公开了包含两个表面和在内部带有印制电路板的半导体封装件，其带有的半导体模块被容纳在以绝缘物料形成的层的凹陷处中，并与第一导电结构连接，该第一导电结构被设在该第一表面的绝缘层的内侧上。于外部的第二表面上设有第二导电结构，并在该两个导电结构中设有镀通孔。该第一表面的绝缘层外侧上设有另一半导体元件，该半导体元件经由通过在该绝缘层中的孔的电搭接而与该导电结构连接。该另一半导体元件被嵌入到覆盖了整个第一表面的模塑物料中，而该封装件的第二表面上设有焊锡球，用于连接电路布置或电路板。
[0006]US 2010/0103634 A1 (舟屋-NEC)涉及的印制电路板带有嵌入到树脂中的电子元件，如集成电路，而印制电路板在其表面两侧上均带有导电结构，而该些元件直接从内部与导电层连接。亦显示了在其表面各侧上分别包含两个导电结构的印制电路板，其由绝缘层分隔，而其中四个导电结构全部都可经由镀通孔而分别被连接。该说明书亦说明了堆叠两个这样的印制电路板，以及以导电浆料或粘合层的方式进行的电连接或机械连接。
[0007]EP 2 141 972 A1 (村田)公开了一印制电路板模块，其中相对较高的第一元件(如集成电路)和在导电结构上的第二子元件被布置在于其两侧上均带有导电结构的基本印制电路板上。子元件则由子基本印制电路板构成，其同样在其两侧上均带有导电结构，然而其带有的(较该第一元件矮的)额外电路元件(如集成电路)则被布置在导电层上。该子元件的元件被嵌入在树脂层中，并由屏蔽电极向上覆盖。该第一元件和高度相约并现被置于该基本印制电路板上的子元件亦被嵌入在树脂中，并由第二屏蔽电极向上覆盖。镀通孔将该两个屏蔽电极连接，而在基本印制电路板的两个导电结构之间以及该子基本印制电路板的两个导电结构之间亦皆设有镀通孔。
【发明内容】
[0008]本发明的目的为提供在一些分区中包含多层子区域的印制电路板，而不会导致在所提供的印制电路板中插入多层印制电路板区域的已知问题，例如切割出相应的可用空间、将该子区域与该印制电路板的余下部分对齐、该四层子区域与如该两层印制电路板的电连接等。
[0009]这目的通过上述那种方法达成，其根据本发明确定为以下部骤:
[0010]a)提供至少一个导电箔，并将介电绝缘箔(3、3^ )施加至导电箔的至少一个子区域；
[0011]b)将导电路径的结构施加至该绝缘层；
[0012]c)提供另一个印制电路板结构；
[0013]d)通过将半固化层置于该另一个印制电路板结构与该导电箔、绝缘层和导电路径之间，使其连结；以及
[0014]e)在压紧力和热力下将于步骤d)中连结了的部件层压。
[0015]在本发明的有利实施例中可提供以下步骤:
[0016]a')提供第一导电箔，并将介电绝缘层(3)施加至第一导电箔的至少一个子区域；
[0017]b')将导电路径的结构施加至该至少一个子区域的该绝缘层；
[0018]c')提供第二导电箔；
[0019]d')提供半固化层，并将步骤a')和b')中所产生的该至少一个子组件和至少该第二导电箔连结，其中该第三半固化层是提供于该些导电箔之间而该些导电箔是置于外部的；
[0020]e,)在压紧力下将步骤d')中所组装的结构层压成组件；
[0021]f')将置于组件的外部的两个导电箔的至少其一结构化，以形成导电路径；
[0022]g,)产生穿过至少一个该些绝缘层达至置于内部的导电路径的孔，并产生从置于外部的导电路径通往置于内部的导电路径的镀通孔。
[0023]本发明的合适变体由以下步骤提供:
[0024]a')提供第一导电箔，并将介电绝缘层(3)施加至第一导电箔的至少一个子区域；
[0025]b/ )将导电路径的结构施加至该至少一个子区域的该绝缘层；
[0026]ba')以半固化层覆盖该第一导电箔，该半固化层的维度实质上对应该第一导电箔的维度；
[0027]c')提供第二导电箔，以及
[0028]ca!)将介电绝缘层施加至该第二导电箔的至少一个子区域；
[0029]cb/ )将导电路径的结构施加至该至少一个子区域的该绝缘层；
[0030]CC')以第二半固化层覆盖该第二导电箔，该第二个半固化层的维度实质上对应该第二导电箔的维度；
[0031]da')提供第三半固化层并将步骤a')至c')中产生的第一子组件和步骤d/ )至f')中产生的第二子组件连结成单一子组件，其中该半固化层是提供于该些子组件之间而两个子组件的导电路径的位置为彼此相对；
[0032]ea)在压紧力和热力下将第一子组件和第三个半固化层以及第二子组件层压成组件；
[0033]f)将置于组件的外部的两个导电箔的至少其一结构化，以形成导电路径；
[0034]g)产生穿过至少一个该些绝缘层达至置于内部的导电路径的孔，并产生从置于外部的导电路径通往置于内部的导电路径的镀通孔。
[0035]于另一有利的变体中，在步骤b)后提供以下步骤:
[0036]ba')以半固化层覆盖该些导电箔的至少其一，该半固化层的维度实质上对应该第一导电箱的维度。
[0037]为了得出无任何鼓起的平滑表面，如果半固化层包含凹槽，其大小和几何形状与介电层的大小和几何形状相对应，则是有利的。
[0038]当在第一和第二导电箔中形成对准标记，便会促进个别的层的准确连结。
[0039]当绝缘层是通过使用丝网印刷处理方式施加和/或导电路径是通过印刷处理方式施加，该方法便会特别具成本效益。
[0040]如果在步骤g)中通过导电浆料产生镀通孔，和/或在步骤g)中通过激光钻孔产生该些孔，则对该方法很有利。
[0041]该目的亦通过如上述的该种印制电路板而得以实现，该印制电路板通过根据本发明的方法生产，其中设有第一和第二外导电箔，介电绝缘层被布置在至少一个导电箔的内侧上的至少一个子区域中，而该至少一个介电绝缘层在其内侧表面上包含导电路径，其经由至少一个镀通孔而与相邻的导电箔连接，而在向外设置的导电箔之间的余下空间以半固化层填充。
[0042]在合适的变体中，该至少一个导电箔的外表面被结构化。
[0043]为了实现该印制电路板的柔性，可为其提供于中部区域较薄的配置，这是在于两个向外设置的导电箔被部分地去除。
[0044]为了简化配置和节省成本，可提供成该些导电路径连同置于所述导电路径之间的半固化层区域被布置成电容器。
[0045]在可经济地生产的变体中，可提供成该些绝缘层被印制到该些导电箔上。
[0046]当该些导电路径被印制到该些绝缘层上时，亦可为有利的。
[0047]在另一变体中，可提供成该另一印制电路板结构为传统印制电路板。
【附图说明】
[0048]下文将参照实施例而更详细地说明本发明及其更多优点，该些实施例通过在附图中的例子的方式显示，其中:
[0049]图la和图lb显示了提供了带有介电绝缘物的