第一导电层的示意简图；
[0050]图lc显示了沿图lb的线Ic-1c的截面图；
[0051]图2a显示了施加至该绝缘层的导电路径的示意简图；
[0052]图2b显示了沿图2a的线Ilb-1Ib的截面图；
[0053]图2c显示了带有凹槽的第一半固化层的示意简图；
[0054]图2d显示了在将如图2b和2c所述的部件连结后，该印制电路板的子组件；
[0055]图3显示了以类似方式生产的印制电路板的子组件的截面图；
[0056]图4显示了无凹槽的另一半固化层与该些子组件的连结；
[0057]图5显示了在将图4的部件连结后，所取得的组件的截面图；
[0058]图6显了在该两个外侧表面上产生导电路径后，如图5所述的组件的截面图；
[0059]图7显示了在该些内外导电路径之间带有连接的已完成的印制电路板；
[0060]图8显示了如本发明所述的印制电路板的变体的示意简图，其带有柔性的中部部分；
[0061]图9显示了如图8所述的组件的俯视图；
[0062]图10显示了如本发明所述的印制电路板的又一实施例的截面图，其带有部分属三层的组件；以及
[0063]图11显示了如本发明所述的印制电路板的另一变体。
【具体实施方式】
[0064]下文将参照图la至图10，说明根据本发明的用于生产多层印制电路板的方法。
[0065]将提供第一导电箔1，如18μπι的Cu箔(图la)，在所示的实施例中，其为矩形的并亦可在其角落区域中包含四个对准标记2或孔。该些对准标记2已预先被引入到该Cu箔中，并被用作对齐其后在该Cu箔上进行的丝网印刷步骤。然后，可在稍后时间使用该些同样的对准标记2，例如在照相制板步骤中用作参照，并确保印制的结构与“照相制板结构”对齐。此外，这些对准标记亦可用于将个别Cu箔与印制的结构对齐。
[0066]然后，将在该第一导电箔1的一侧印上绝缘层3，其覆盖该导电箔1的子区域。这介电层可由以环氧基为基础的物料组成，并可通过使用该些对准标记2，无误地以丝网印刷处理方式施加。该介电层的厚度通常介乎例如5和40 μ m之间。图lb和lc显示了带有施加了绝缘层3的该第一导电箔1。
[0067]在下一步骤中，在该绝缘层3上施加导电路径4，而就用途而言印刷处理(特别是喷墨印刷)同样适合。以铜组成的导电路径的厚度通常例如为1至20 μ m。
[0068]将在其上设有第一半固化层5，该第一半固化层的维度与该导电箔1的维度相对应，其包含凹槽6，而在优选实施例中，其大小和几何形状与介电层3的大小和几何形状相对应。换言之，该凹槽6可以是较大，较大的程度可以是很小的，刚足以在随后的步骤中可以某方式施加该半固化层5至该导电箔1以致带有该些导电路径4的绝缘层3变得位于该凹槽6内，而这是在图2d中显示的，该图显示了要被生产的印制电路板的第一子组件7。
[0069]现将如图la至2d所示的步骤，以类似方式生产第二印制电路板1'。因此，这组件亦在该导电箔1,上包含:绝缘层3'(并可选择性地包含对准标记2');在该绝缘层3/上的导电路径4'，其中其布局可与在该第一导电箔1上的导电路径4中的布局不同；以及第二半固化层5'，其带有与该绝缘层3'相对应的凹槽6'。
[0070]尽管该第一子组件7的绝缘层3和该第二子组件7'的绝缘层3'的维度和几何形状相同，但应该清楚的是，虽然从生产的角度来看这可为有利的，但这绝不是必需的。同样，可在一个或两个导电箔1、1,上均各设有多于一个以绝缘层3、3'以及导电路径4、4'制成的区域。
[0071]带有该些凹槽6W的层5、5^可以处于部分聚合状态(B阶段)的已印制的介电物料的方式提供，并可在其后的压制步骤中作为粘合层使用。
[0072]现将提供另一第三半固化层8，其维度与该两个子组件7、7'的维度相对应。该两个子组件7、7'现被带到一个相互位置，其中该些导电路径4和4'现被置成彼此相对，而该第三半固化层8将如图4所示的，在该两个子组件7、7'之间。该第三半固化层8有利地以与该两个半固化层5、5'相同的物料组成。可使用传统的半固化物料，如以FR-4为基础，厚度在30和250 μ m之间或以上。
[0073]随后是如在图4中的箭头所示，在施加压紧力和热力下进行层压，并可选择性地在负压(真空)下进行。在所述层压过程中，该些半固化层5、8和5'连结成一实质上均匀的固化层85，并如图5所示的取得该组件，其附图标号现被指定为9。
[0074]在其后的步骤中，图6显示了其结果，置于图5的组件9外侧上的该些导电箔1、r被结构化，用于形成导电路径10和10'，其中可使用传统的光刻工艺，并以蚀刻去除该些导电箔中不需要的区域。
[0075]可产生穿过该些绝缘层3和3'达至该些已印制的导电路径4和4'的孔，用于将该些置于该内侧上的导电路径4、4'与该些置于该外侧上的导电路径10、10'电连接，并在其后以导电物料(特别是铜)填充，其中可使用如铜镀的传统方法或使用导电浆料。激光钻孔方法亦适合用于产生该些钻孔，惟该些介电绝缘层3、3'必须可被所选激光处理。也可考虑用超短脉冲激光(皮秒激光)，这是由于在脉冲长度短的情况下，一个脉冲所去除的物料较少，并可达到非常良好的深度控制。亦可选择性地将该些孔引导穿过该些外导电路径10、10'的接触焊盘。
[0076]图7显示了在产生该些上述孔11和以导电物料填充以用于产生镀通孔/连接12的印制电路板13。在此所示的印制电路板13并非处于已组装状态。众所周知，电子器件或特定应用所需的无源(passive)/有源(active)的电子/电气元件将被布置在该些导电结构或导电路径10、10'上。这并不会排除使用已嵌入的元件和用于“已嵌入的元件”的相应技术的应用。
[0077]术语“孔”应概括地包含与本发明有关的开口。因此，该些印制的介电层3、3'可在印制后已包含开口，其将于印制该些导电路径4、4'期间被填充，因而达到将该些导电路径4结合在该些导电箔1、1'上，并于将该些导电箔结构化后亦将该些导电路径4结合在该些导电路径10、10'上。就这样的连接的用途而言，在该些绝缘层3、3'中的孔亦可通过激光钻孔或机械钻孔来产生，并亦可通过以铜电镀来被填充。
[0078]显然，本发明提供的印制电路板在一些区域中被布置成三层或四层印制电路板，具体来说在一个或两个介电绝缘层3、3'设有该些印制的导电路径的区域就是这样布置的。
[0079]图8和9显示了如本发明所述的印制电路板13的一个变体。这变体的起点可为如图5所述的组件9，其中通过蚀刻在两侧上去除该些导电箔1、1'的例如中部区域14，使得该些绝缘层3、3'在这区域14中被露出。该些导电箔1、1'的余下部分可被结构化以布置导电路径，这在图8和9中未有显示。以这方式生产的印制电路板13在该中部区域14是弹性、可弯曲或柔性的，即以此方式简单地制造了硬性和柔性印制电路板的整体组合，而该柔性层以传统半固化物料组成，而非以通常用于此目的并难以加工处理的聚酰亚胺制成。由于一方面在这区域中的铜层已以蚀刻去除(其高程度地防止了弯曲)，而另一方面在这区域中的绝缘层相对较薄，故此这是有可能的。
[0080]若在如图8和9所述的安排中该些导电路径4、f是被布置在较大区域中的，则可以实现非常有用的电容器，这是由于通过使用相对较薄的第三半固化层8，把该些导电路径/区域4、4'之间的距离保持在低水平，以此方式形成的电容器因而可达到相对较高的电容值。因此，例如可将缓冲电容器集成到该印制电路板中，使得无须放置任何外置的电容器。此外，该电容器的涂层和介电质两者均位于内部，受到进一步的保护。
[0081]在本发明的一个变体中，亦可通过相应地布置的导电路径4、f和10、1(V并以绝缘层3、3'作介电质而实现电容器。这导致可以非常薄的方式布置该些绝缘层3、3'，薄如ΙΟμπι。在这情况下，若电容层(导电路径10、10'和4、4')的表面面积为5x 5mm,该些层3、3'的εΓ为4，即可达致10nF的电容量。
[0082]如上文所述，该些介电绝缘层3、3'的大小和几何形状不一定须为相同。其中在该些绝缘层3、3^ (如从上方或下方所见的)彼此重叠的区域中有四层印制电路板。其中仅有一个绝缘层3或3'(同样如从上方或下方所见的)的区域中有三层印制电路板。该印制电路板在所有其他区域中有两层。
[0083]在此基础上，本发明亦包含如图10所示的变体，其中印制电路板15仅包含一个绝缘层3'，其带有印制电路板4'。这样子在绝缘层区域中带有三层的印制电路板15是如图la至7所述般进行生产的