一种差分i2c总线通信接口电路的制作方法
【技术领域】
[0001]本发明涉及通信接口电路技术领域，特别涉及一种差分I2C总线通信接口电路。
【背景技术】
[0002]I2C总线通信是philips公司推出的具有多主仲裁机制的一种两线制双向串行同步通信方式，由于I2C总线主要是采用TTL电平信号进行传输，而这种利用TTL电平信号进行传输的通信电路不仅抗干扰能力差，而且只能实现短距离范围的通信，通常只适用于同一电路板范围内的通信，或者是同一设备范围内的板间通信，却并不适用于电子设备之间的通信。
【发明内容】
[0003]本发明的目的在于提供一种差分I2C总线通信接口电路，旨在解决针对现有的I2C总线采用TTL电平信号进行传输的通信电路，其抗干扰能力差，通信距离短的问题。
[0004]本发明是这样实现的，一种差分I2C总线通信接口电路，包括数据信号收/发转换模块，差分数据信号传输模块，时钟信号收/发转换模块和差分时钟信号传输模块；
所述数据信号收/发转换模块用于接收本地I2C的SDA端发出的TTL电平信号并传输，或者接收从所述差分数据信号传输模块发送的TTL电平信号并传输到本地I2C的SDA端，同时，用于控制所述差分数据信号传输模块的收/发使能状态；
所述差分数据信号传输模块用于接收所述数据信号收/发转换模块发送的TTL电平信号并转换成差分数据信号后向远端I2C发送，或者接收从远端I2C发送的差分数据信号并转换成TTL电平信号后发送到所述数据信号收/发转换模块；
所述时钟信号收/发转换模块用于接收本地I2C的SCL端发出的TTL电平信号并传输，或者接收从所述差分时钟信号传输模块发送的TTL电平信号并传输到本地I2C的SCL端，同时，用于控制所述差分时钟信号传输模块的收/发使能状态；
所述差分时钟信号传输模块用于接收所述时钟信号收/发转换模块发送的TTL电平信号并转换成差分时钟信号后向远端I2C发送，或者接收从远端I2C发送的差分数据信号并转换成TTL电平信号后发送到所述时钟信号收/发转换模块。
[0005]所述数据信号收/发转换模块包括两态门U1，或非门U2A和或非门U2B，其中，所述两态门U1输出端连接本地I2C的SDA端和或非门U2A的第一输入端，所述两态门U1输入端连接到或非门U2B的输出端和或非门U2A的第二输入端；所述差分数据信号传输模块包括第一 RS485收发器U3，电阻Rl、R7、R8和电容C3，所述第一 RS485收发器U3的接收输出端R连接所述或非门U2B的第一输入端和第二输入端，接收使能端RE和驱动使能端DE连接所述或非门U2A的输出端，驱动输入端D连接所述或非门U2A的第一输入端和所述两态门U1的输出端，差分收/发正端A连接所述电阻R8的一端，所述电阻R8的另一端连接到所述第一 RS485收发器U3差分总线的SDA_485A，差分收/发负端B连接所述电阻R7的一端，所述电阻R7的另一端连接到所述第一 RS485收发器U3差分总线的SDA_485B，所述第一 RS485收发器U3的电源正端VCC连接+5V电源，负端GND接地，所述电阻R1连接到所述第一 RS485收发器U3的接收输出端R和电源正端之间，所述电容C3连接在所述第一 RS485收发器的电源正端和电源负端之间。
[0006]进一步地，所述差分数据信号传输模块包括电阻R2、R11和/或R5，其中所述电阻R2连接到所述第一 RS485收发器U3的电源正端和差分收/发正端A之间，所述电阻Rl 1连接到所述第一 RS485收发器U3的两差分总线之间，所述电阻R5连接到所述第一 RS485收发器U3的差分收/发负端B和地之间。
[0007]所述时钟信号收/发转换模块包括两态门U5，或非门U2D和或非门U2C，其中，所述两态门U5输出端连接本地I2C的SCL端和或非门U2D的第一输入端，所述两态门U5输入端连接到或非门U2C的输出端和或非门U2D的第二输入端；所述差分时钟信号传输模块包括第二 RS485收发器U4，电阻R3、R9、R10和电容C4，所述第二 RS485收发器U4的接收输出端R连接所述或非门U2C的第一输入端和第二输入端，接收使能端RE和驱动使能端DE连接所述或非门U2D的输出端，驱动输入端D连接所述或非门U2D的第一输入端和所述两态门U5的输出端，差分收/发正端A连接所述电阻R10的一端，所述电阻R10的另一端连接到所述第二 RS485收发器U4差分总线的SCL_485A，差分收/发负端B连接所述电阻R9的一端，所述电阻R9的另一端连接到所述第二 RS485收发器U4差分总线的SCL_485B，所述第二 RS485收发器U4的电源正端VCC连接+5V电源，负端GND接地，所述电阻R3连接到所述第二 RS485收发器U4的接收输出端R和电源正端之间，所述电容C4连接在所述第二RS485收发器的电源正端和电源负端之间。
[0008]进一步地，所述差分时钟信号传输模块包括电阻R4、R12和/或R6，其中所述电阻R4连接到所述第二 RS485收发器U4的电源正端和差分收/发正端A之间，所述电阻R12连接到所述第二 RS485收发器U4的两差分总线之间，所述电阻R6连接到所述第二 RS485收发器U4的差分收/发负端B和地之间。
[0009]更进一步地，所述差分数据信号传输模块和差分时钟信号传输模块通过电容C1和电容C2相连接，所述电容C1和电容C2分别连接到所述差分数据信号传输模块的电源负端和所述差分时钟信号传输模块的电源正端之间。
[0010]所述数据信号收/发转换模块包括三极管Q1，二极管Dl，M0S管Q2，电阻R21和R24，其中，所述三极管Q1的集电极连接本地SDA端和所述电阻R24 —端，所述电阻R24的另一端连接所述M0S管Q2的栅极，所述M0S管Q2的源极接地，所述M0S管Q2的漏极连接所述二极管D1的阳极，所述二极管D1的阴极连接所述三极管Q1的发射极，所述三极管Q1的基极连接所述电阻R21的一端，所述电阻R21的另一端连接+5V电源；所述差分数据信号传输模块包括第一 RS485收发器U21，电阻R22、R32、R33和电容C21，所述第一 RS485收发器U21的接收输出端R连接所述三极管Q1的发射极和所述二极管D1的阴极，接收使能端RE和驱动使能端DE连接所述电阻R22的一端和所述M0S管Q2的漏极，驱动输入端D连接所述三极管Q1的集电极，差分收/发正端A连接所述电阻R33的一端，所述电阻R33的另一端连接到所述第一 RS485收发器U21差分总线的SDA_485A，差分收/发负端B连接所述电阻R32的一端，所述电阻R32的另一端连接到所述第一 RS485收发器U21差分总线的SDA_485B,所述第一 RS485收发器U21的电源正端VCC连接+5V电源，负端GND接地，所述电阻R22的另一端连接+5V电源，所述电容C21连接到+5V电源和地之间。
[0011]进一步地，所述差分数据信号传输模块包括电阻R23、R31和/或R37，其中，所述电阻R23连接到所述第一 RS485收发器U21的差分收/发正端A和+5V电源之间，所述电阻R31连接到所述第一 RS485收发器U21的两差分总线之间，所述电阻R37连接到所述第一 RS485收发器U21的差分收/发负端B和地之间。
[0012]所述时钟信号收/发转换模块包括三极管Q3，二极管D2，M0S管Q4，电阻R25和R28，其中，所述三极管Q3的集电极连接本地SCL端和所述电阻R28 —端，所述电阻R28的另一端连接所述M0S管Q4的栅极，所述M0S管Q4的源极接地，所述M0S管Q4的漏极连接所述二极管D2的阳极，所述二极管D2的阴极连接所述三极管Q3的发射极，所述三极管Q3的基极连接所述电阻R25的一端，所述电阻R25的另一端连接+5V电源；所述差分时钟信号传输模块包括第二 RS485收发器U22，电阻R26、R35、R36和电容C22，所述第二 RS485收发器U22的接收输出端R连接所述三极管Q3的发射极和所述二极管D2的阴极，接收使能端RE和驱动使能端DE连接所述电阻R26的一端和所述M0S管Q4的漏极，驱动输入端D连接所述三极管Q3的集电极，差分收/发正端A连接所述电阻R36的一端，所述电阻R36的另一端连接到所述第二 RS485收发器U22差分总线的SCL_485A，差分收/发负端B连接所述电阻R35的一端，所述电阻R35的另一端连接到所述第二 RS485收发器U22差分总线的SCL_485B,所述第二 RS485收发器U22的电源正端VCC连接+5V电源，负端GND接地，所述电阻R26的另一端连接+5V电源，所述电容C22连接到+5V电源和地之间。
[0013]进一步地，所述差分时钟信号传输模块包括电阻R27、R34和/或R38，其中，所述电阻R27连接到所述第二 RS485收发器U22的差分收/发正端A和+5V电源之间，所述电阻R34连接到所述第二 RS485收发器U22两差分总线之间，所述电阻R38连接到所述第二RS485收发器U22的差分收/发负端B和地之间。
[0014]本发明的有益效果是:与现有技术相比，本发明的差分I2C总线通信接口电路通过利用两个RS485接口芯片将串行时钟SCL和串行数据SDA的TTL电平转换为差分信号传输，解决了现有的I2C总线通信时抗干扰能力差、通信距离短的问题，提高了电路的抗干扰能