一种双目测量方法及其装置的制造方法
【技术领域】
[0001 ]本发明涉及人机交互技术领域，具体来说是一种双目测量方法及其装置。
【背景技术】
[0002]FPGA现场可编程门阵列，是一种可编程器件，设计人员可利用软件工具快速开发、仿真和测试。FPGA提供了高逻辑密度、丰富的特性，被广泛应用，如数据处理和存储，以及仪器仪表、电信和数字信号处理等，具有开发周期短、可靠性高等优点。
[0003]目前，传统的基于SRAM的FPGA是目前市场上最常用的品种。如图1所示基于SRAM存储器的FPGA的基本结构，其中包含3X3的逻辑单元CLB、数据通道、输入模块，通过控制逻辑单元CLB的连接方式和工作状态，从而完成FPGA整体工作性能的分配。每次工作时，通过FPGA中的输入模块，将SRAM存储器中的数据读入CLB中。由于采用SRAM作为存储元件，每次加电启动的时候，都需要通过外部读取数据。在有供电时，SRAM能够保存存储内容，但是一旦断电关机后，SRAM中存储的内容也会自动消失。
[0004]所以，当FPGA断电后重启时，需要从外部接□重新读入SRAM的存储内容，只有当SRAM中的写入状态完成后，FPGA中的内部状态寄存器的状态才能确定下来，重新恢复到上次断电前的状态，然后FPGA才能重新开始正常工作，所以启动时间都比较长。
【发明内容】
[0005]本发明的目的是为了解决现有技术中双目测量装置断电后，重新启动时间长的缺陷，提供一种双目测量装置来解决上述问题。
[0006]为了实现上述目的，本发明的技术方案如下:
[0007]—种双目测量方法，所述测量方法包括以下步骤:
[0008]步骤1.数据采集
[0009]采用两个不同方向对运动者进行运动数据采集；
[0010]步骤2.信息缓存
[0011 ]将采集到的运动数据缓存于SRAM中；
[0012]步骤3.数据处理
[0013]将缓存于SRAM中的运动数据发送至DSP中进行处理。
[0014]—种双目测量装置，所述双目测量装置包括两个摄像头;所述两个摄像头由FPGA驱动;所述装置还包括SRAM和DSP;所述两个摄像头将采集到的数据缓存于所述SRAM中，然后SRAM将数据再传输给DSP进行处理。
[0015]优选的，所述两个摄像头处于同一平面。
[0016]优选的，所述FPGA包括FPGA芯片，所述FPGA芯片包括多个逻辑单元，该逻辑单元包括MRAM存储器，多个MRAM存储器构成了逻辑阵列，该MRAM存储器包括MTJ以及与其连接的MOS场效应管，该MTJ具有固定磁层、薄绝缘隧道隔离层和自由磁层，该MTJ与一个运算放大器的正向输入端连接，该运算放大器的负向输入端连接一个参考电阻，该参考电阻的阻值介于该MTJ的高、低电阻值之间，由位线、数字线及字线输入的信号控制得到该MTJ对应的等效电阻，该运算放大器比较该MTJ对应的等效电阻与该参考电阻，实现该逻辑单元的逻辑功會K。
[0017]优选的，该MTJ的低电阻是MTJ自由磁层的磁矩方向与固定磁层的磁矩方向平行时，MT J具有的电阻。
[0018]优选的，该MTJ的高电阻是自由磁层的磁矩方向与固定磁层的磁矩方向反向平行时，MT J具有的电阻。
[0019]本发明与现有技术相比，具有以下有益效果:
[0020]由上述本发明提供的技术方案可以看出，本发明是基于MRAM的FPGA芯片，MTJ中的数据以一种磁性状态存储，不会像电荷那样会随着时间而泄漏，因此在断电的情况下，磁化方向不再变化，数据就可以得到保持;并且在上电时，通过测量MTJ电阻来感应存储的数据状态，自动将状态“记忆”起来，FPGA快速恢复上次断电前的状态，进入正常工作，缩短了启动时间。
【附图说明】
[0021 ]图1为现有技术的基于SRAM的FPGA器件结构示意图；
[0022]图2为本发明的基本型MRAM存储器剖面结构示意图；
[0023]图3为本发明的FPGA芯片结构示意图；
[0024]图4为本发明的FPGA芯片中MRAM与运算放大器的连接结构示意图；
[0025]图5为图4中运算放大器的结构示意图；
[0026]图6为发明的FPGA芯片管脚分配示意图。
【具体实施方式】
[0027]为使对本发明的结构特征及所达成的功效有更进一步的了解与认识，用以较佳的实施例及附图配合详细的说明，说明如下:
[0028]本发明提供的一种双目测量方法，包括以下步骤:
[0029]步骤1.数据采集
[0030]采用两个不同方向对运动者进行运动数据采集；
[0031]步骤2.信息缓存
[0032]将采集到的运动数据缓存于SRAM中；
[0033]步骤3.数据处理
[0034]将缓存于SRAM中的运动数据发送至DSP中进行处理。
[0035]—种双目测量装置，所述双目测量装置包括两个摄像头;所述两个摄像头由FPGA驱动;所述装置还包括SRAM和DSP;所述两个摄像头将采集到的数据缓存于所述SRAM中，然后SRAM将数据再传输给DSP进行处理。
[0036]如图3所示，一种FPGA芯片，包括控制器、输入/输出单元、多个逻辑单元组成的逻辑阵列和数据通道，通过控制逻辑单元的连接方式和工作状态，从而完成FPGA整体工作性能的分配。该逻辑单元包括基于MTJ的MRAM，多个MRAM构成了交叉排列的逻辑阵列(图中逻辑单元的数量只是示意性的，不应做限定性解释)，位线和数字线横跨多个逻辑单元，位线和数字线的交叉结构可以使每个逻辑单元都能够方便地得到访问。FPGA芯片的逻辑单元由MTJ器件实现，通过控制MTJ的阻值大小实现其逻辑功能，从而完成FPGA整体工作性能的分配。
[0037]如图2所示，基于MTJ的MRAM，其采用集成电路工艺把一个MTJ和一个N沟道MOS场效应管在芯片加工而成。即该MRAM为基本型。MTJ具有固定磁层1、薄绝缘隧道隔离层2和自由磁层3;该MTJ的自由磁层I连接有金属位线BLl;该MTJ的固定磁层3连接有MOS场效应管4(MOSFET)，M0S场效应管4包括在P型硅衬底上制成两个高掺杂浓度的源扩散区N+和漏扩散区N+，再分别引出源极S(Source)和