半导体集成电路的制作方法
【专利说明】半导体集成电路
[0001 ]本申请是2012年8月31日提交的申请号为201210320608.3、发明名称为“半导体集成电路和包括半导体集成电路的驱动设备”之申请的分案申请。
[0002]相关申请的交叉引用
[0003]通过引用整体在此并入2011年8月31日提交的日本专利申请N0.2011-188245的公开内容，该公开内容包括说明书、附图和摘要。
技术领域
[0004]本发明涉及一种半导体集成电路和包括该半导体集成电路的驱动设备。更具体地，本发明涉及经由隔离元件来发送信号的半导体集成电路，并且涉及包括该半导体集成电路的驱动设备。
【背景技术】
[0005]诸如光耦合器、电感器耦合的隔离器、电容器耦合的隔离器和GMR(巨磁阻)元件隔离器的隔离元件当前被用作用于在多个半导体芯片之间发送信号的装置，每一个半导体芯片在不同的电源电压上工作。
[0006]例如，光耦合器使用一个芯片来将电信号转换为光信号，然后使用另一个芯片将那个光信号转换为电信号，因此在两个半导体芯片之间提供隔离。电感器耦合的隔离器使用一个线圈来将电信号转换为磁，然后使用另一个线圈将该磁转换为电信号，因此保证在两个半导体芯片之间的隔离。电容器耦合的隔离器使用电容元件的一个电极来将电信号转换为电场，然后使用该元件的另一个电极将电场转换为电信号，由此在两个半导体芯片之间提供隔离。GMR元件隔离器使用线圈来将电信号转换为磁，然后使用GMR元件将该磁转换为电信号，由此在两个半导体芯片之间提供隔离。
[0007]上述的隔离元件用在诸如反相器设备和转换器设备的今天的功率控制电路中。具体地说，在一个电源系统上工作的近些年来的这种类型的功率控制电路经由隔离元件向另一个电源系统的芯片发送从微型计算机输出的控制信号，由此转换控制信号的电压电平正被讨论。功率控制电路进行来使用栅极驱动器放大其电压电平被转换的控制信号，然后将放大的控制信号供应到功率晶体管(输出晶体管)的控制终端，该控制终端控制流过负载的电流。
[0008]在下面的文献中公开了某种现有技术:日本未审查专利公布N0.2009-49035(以下被称为专利文献I)、日本未审查专利公布N0.Hei 9(1997)-312555(专利文献2)、日本未审查专利公布N0.2002-84173(专利文献3)、日本未审查专利公布N0.2004-222367(专利文献4)和日本未审查专利公布N0.Hei 5(1993)-29914(专利文献5)。
[0009]在专利文件I中公开的一种用于升压/降压转换器的智能功率模块包括CPU、隔离变压器、配备了保护器的栅极驱动器IC和IGBI(绝缘栅双极晶体管)<XPU产生用于指定IGBT的导通或不导通的门驱动PWM信号，并且经由隔离变压器向配备了保护器的栅极驱动器绝缘地发送该信号。基于门驱动HVM信号，配备了保护器的栅极驱动器IC产生门信号，并且将其供应到IGBT的控制终端以用于切换操作。其上形成IGBT的芯片具有温度传感器和电流传感器。
[0010]在基于来自温度传感器的过热检测信号和/或来自电流传感器的过电流检测信号来确定流过IGBT的电流已经超过可能触发IGBT破坏的阈值时，配备了保护器的栅极驱动器IC向CPU发送警告信号。在从配备了保护器的栅极驱动器IC接收到该警告信号时，CPU停止产生门驱动PWM信号，并且由此切断流过IGBT的电流。
[0011]在专利文件2中公开的切换电路控制设备包括掩蔽电路，该掩蔽电路仅在正在从重复导通和断开操作的切换电路产生切换噪声的同时掩蔽诸如温度信号和电流信号的信息信号。该切换电路控制设备检测来自切换电路内部或来自与产生切换噪声的切换电路相邻并且被该切换电路影响的电路内的这样的信息信号。如果该切换电路控制设备除了在掩蔽期间之外、基于该信息信号检测到在温度或在其他参数的异常，则该设备向门电路供应门控制信号，诸如切换停止命令或切换减少命令。
[0012]结果，根据专利文献2，该切换电路控制电路能够通过避免来自切换电路的噪声的不利影响来高速检测信息信号，而不作出错误的确定。
[0013]专利文献3公开了一种功率半导体装置，该功率半导体装置通过下述方式来相对于过电流状态安全地保护功率晶体管:即使在通过使用读出电阻器检测读出电流而获得的读出电压中检测到噪声，也可靠地检测那个状态的产生，而不进行错误的确定。
[0014]在专利文献4中公开的栅极驱动设备通过栅极来驱动功率转换器的主半导体装置。所述栅极驱动设备包括电压检测部、波形控制电路、参考电源和电压比较器。电压检测部耦合到主半导体装置的集电极端子，并且检测那个装置的集电极电压。波形控制电路与电压检测部电并联耦合，并且区别地控制由电压检测部检测的集电极电压。参考电源产生参考电压。电压比较器将来自参考电源的参考电压与由波形控制电路控制的集电极电压作比较。基于比较的结果，电压比较器输出异常检测信号。
[0015]以这种方式，根据专利文献4，栅极驱动电压保护主半导体装置以免短路或以高速过电流。
[0016]在专利文献5中公开的输出缓冲器电路包括输出缓冲器、电源噪声检测电路和地噪声检测电路。输出缓冲器具有在电源端子和输出端子OUT之间并联耦合的第一和第二PMOS晶体管以及在地端子和输出端子OUT之间并联耦合的第一和第二 NMOS晶体管。
[0017]当电源端子的电势因为输出信号OUT的电势电平的改变而降低时，电源噪声检测电路检测该电势降落，并且在电势降落时间段期间用以切断第二 PMOS晶体管。当地端子的电势因为输出信号OUT的电势电平的改变而升高时，地噪声检测电路检测电势增大，并且用以在电势增大时间段期间切断第二 NMOS晶体管。
[0018]因此，根据专利文献5，通过仅在其中正在改变电源电势或地电势的时间段期间减小其驱动能力，输出缓冲器电路防止在同一芯片上的其他电路发生故障。
【发明内容】
[0019]在专利文献I中公开的配置被设计来检测流过IGBT的过电流和其过热以防止IGBT破坏。该配置不意欲检测能够在通过隔离变压器的信号发送中引起故障的异常。
[0020]在专利文献2中公开的配置被设计来检测信息信号，诸如在切换电路内或在与产生切换噪声的切换电路相邻并且被其影响的电路内的温度信号和电流信号。这种配置不意欲检测可以在通过隔离元件的信号发送中引起故障的异常。开始，在专利文献2中所讨论的配置没有用于通过隔离元件来实现信号发送的布置。因此显然，所述配置未检测可能在经由隔离元件的信号发送中引起故障的任何异常。
[0021]在专利文献3中公开的配置被设计来检测流过功率晶体管的过电流，并且不意欲检测能够在通过隔离元件的信号发送中引起故障的异常。开始，在专利文献3中所讨论的配置没有用于通过隔离元件来实现信号发送的布置。因此显然，所述配置未检测可能在经由隔离元件的信号发送中引起故障的任何异常。
[0022]在专利文献4中公开的配置被设计来通过检测主半导体装置的集电极电压来相对于短路或过电流而保护那个装置。这种配置不意欲检测能够在通过隔离元件的信号发送中引起故障的异常。开始，在专利文献4中所讨论的配置没有用于通过隔离元件来实现信号发送的布置。因此显然，所述配置未检测可能在经由隔离元件的信号发送中引起故障的任何异常。
[0023]在专利文献5中公开的配置被设计来通过检测用于驱动输出缓冲器的电势和地电势的改变而控制那个缓冲器的驱动能力。这种配置不意欲检测可以在通过隔离元件的信号发送中引起故障的异常。开始，在专利文献5中所讨论的配置没有用于通过隔离元件来实现信号发送的布置。因此显然，所述配置未检测可能在经由隔离元件的信号发送中引起故障的任何异常。
[0024]如上所述，现有技术的配置具有不能检测可能在经由隔离元件的信号发送中引起故障的异常的问题。在经由隔离元件的信号发送期间的故障的情况下，根据现有技术，在下游的要控制的对象能够错误地操作。例如，如果在经由隔离元件的信号发送期间出现故障，则可以非故意地导通用于控制流过负载的电流的输出晶体管，这会使负载错误地操作。
[0025]在执行本发明中并且根据本发明的一个方面，提供了一种半导体集成电路，包括:第一发送电路，其用于产生和输出用于反映从外部供应的第一数据信号的第一发送信号；第一接收电路，其用于基于第一接收信号而再产生所述第一数据信号;第一隔离元件，其用于将所述第一发送电路与所述第一接收电路隔离，并且发送作为所述第一接收信号的所述第一发送信号；异常检测部，其用于检测可以在经由所述第一隔离元件的信号发送中引起故障的异常；以及控制部，其在所述异常检测部检测到异常时输出停止信号，而与从外部向所述第一发送电路供应的所述第一数据信号无关。
[0026]如上概述的电路配置检测在经由所述隔离元件的信号发送中能够引起故障的异常，并且在这样的检测时向要控制的对象输出停止信号。这防止控制目标的故障。
[0027]根据本发明，因此可以提供半导体集成电路，所述半导体集成电路检测可以在经由所述隔离元件的信号发送中引起故障的异常，并且在这样的检测时向要控制的对象发出停止信号以关断其操作，由此防止所述控制目标的故障。
【附图说明】
[0028]通过阅读下面的说明和附图，本发明的另外的目的和优点将变得清楚，在附图中:
[0029]图1是示出作为本发明的第一实施例的半导体集成电路的通常配置的框图；
[0030]图2是示出通常如何封装作为第一实施例的半导体集成电路的示意图；
[0031]图3是示出作为第一实施例的半导体集成电路的通常操作的时序图；
[0032]图4是示出作为第一实施例的半导体集成电路的其他通常操作的时序图；
[0033]图5是示出在第一实施例中的异常检测部的通常配置的电路图；
[0034]图6是示出在第一实施例中的控制部和其外围电路的一些的通常配置的电路图；
[0035]图7是示出在第一实施例中的磁场改变检测电路的通常配置的电路图；
[0036]图8是示出在第一实施例中的磁场改变检测电路的通常操作的时序图；
[0037]图9是示出在第一实施例中的磁场改变检测电路的一种通常布局的示意图；
[0038]图10是示出在第一实施例中的磁场改变检测电路的另一种通常布局的示意图；
[0039]图1lA是示出在第一实施例中的脉冲宽度检测电路的通常配置的电路图；
[0040]图1lB是示出在第一实施例中的脉冲宽度检测电路的通常操作的时序图；
[0041 ]图12是示出在第一实施例中的脉冲宽度检测电路的变化的电路图；
[0042]图13A是示出在第一实施例中的脉冲宽度检测电路的另一种通常配置的电路图；
[0043]图13B是示出在图13A中的脉冲宽度检测电路的通常操作的时序图；
[0044]图14A是示出在第一实施例中的共模噪声检测电路的通常配置的电路图；
[0045]图14B是示出在第一实施例中的共模噪声检测电路的通常操作的时序图；
[0046]图15是示出在第一实施例中的共模噪声检测电路的变化的电路图；
[0047]图16是示出在第一实施例中的共模噪声检测电路的另一种通常配置的电路图；
[0048]图17是示出在第一实施例中的共模噪声检测电路的通常布局的示意图；
[0049]图18是示出在第一实施例中的共模噪声检测电路的另一种通常布局的示意图；
[0050]图19A是示出在第一实施例中的共模噪声检测电路的另一种通常配置的电路图；
[0051]图19B是示出在图19A中的共模噪声检测电路的通常操作的时序图；
[0052]图20是部分地示出作为第一实施例的半导体集成电路的变化的电路图；
[0053]图21是也部分地示出作为第一实施例的半导体集成电路的变化的电路图；
[0054]图22是示出在第一实施例中的通电复位电路的通常配置的电路图；
[0055]图23是在第一实施例中的通电复位电路的通常操作的时序图；
[0056]图24是示出在第一实施例中的低电压检测电路的通常配置的电路图；
[0057]图25是在第一实施例中的低电压检测电路的工作的图示说明；
[0058]图26是示出在第一实施例中的低电压检测电路的通常操作的时序图；
[0059]图27是示出在第一实施例中的电源噪声检测电路的通常配置的电路图；
[0060]图28是示出在第一实施例中的电源噪声检测电路的通常操作的时序图；
[0061 ]图29是示出通常如何封装本发明的半导体集成电路的示意图；
[0062]图30是示出通常如何封装本发明的半导体集成电路的另一个示意图；
[0063]图31是示出通常如何封装本发明的半导体集成电路的另一个示意图；
[0064]图32是示出通常如何封装本发明的半导体集成电路的另一个示意图；
[0065]图33是示出通常如何封装本发明的半导体集成电路的另一个示意图；
[0066]图34是示出通常如何封装本发明的半导体集成电路的另一个示意图；
[0067]图35是示出通常如何封装本发明的半导体集成电路的另一个示意图；
[0068]图36是示出通常如何封装本发明的半导体集成电路的另一个示意图；
[0069]图37是示出通常如何封装本发明的半导体集成电路的另一个示意图；
[0070]图38是示出通常如何封装本发明的半导体集成电路的另一个示意图；
[0071]图39是示出通常如何封装本发明的半导体集成电路的另一个示意图；
[0072]图40是示出通常如何封装本发明的半导体集成电路的另一个示意图；
[0073]图41是示出作为本发明的第二实施例的半导体集成电路的通常操作的时序图；
[0074]图42是示出作为第二实施例的半导体集成电路的其他通常操作的时序图；
[0075]图43是作为本发明的第三实施例的半导体集成电路的通常操作的时序图；
[0076]图44是示出作为本发明的第四实施例的半导体集成电路的通常配置的框图；
[0077]图45是示出在第四实施例中的共模噪声检测电路的通常配置的电路图；
[0078]图46是示出作为第四实施例的半导体集成电路的另一种通常配置的框图；
[0079]图47是示出在图46中的半导体集成电路的通常操作的时序图；
[0080]图48是示出作为本发明的第五实施例的半导体集成电路的通常配置的框图；
[0081]图49是示出作为本发明的第六实施例的半导体集成电路的通常配置的框图；
[0082]图50是说明在作为第六实施例的半导体集成电路和微型计算机之间的耦合的关系的不意图；
[0083]图51是示出作为本发明的第七实施例的半导体集成电路的通常配置的框图；
[0084]图52是示出通常如何封装作为第七实施例的半导体集成电路的示意图；
[0085]图53是示出通常如何封装作为第七实施例的半导体集成电路的另一个示意图；
[0086]图54是示出通常如何封装作为第七实施例的半导体集成电路的另一个示意图；
[0087]图55是示出通常如何封装作为第七实施例的半导体集成电路的另一个示意图；
[0088]图56是示出通常如何封装作为第七实施例的半导体集成电路的另一个示意图；
[0089]图57是示出通常如何封装作为第七实施例的半导体集成电路的另一个示意图；
[0090]图58是示出通常如何封装作为第七实施例的半导体集成电路的另一个示意图；
[0091]图59是示出作为第七实施例的半导体集成电路的通常布局的示意图；
[0092]图60是示出作为第七实施例的半导体集成电路的另一种通常布局的示意图；
[0093]图61是示出作为第七实施例的半导体集成电路的通常操作的时序图；
[0094]图62是示出本发明可以被应用到的逆变器设备的示意图，以及
[0095]图63是示出本发明可以被应用到的逆变器设备的通常操作的时序图。
【具体实施方式】
[0096]现在参考附图来描述本发明的一些优选实施例。这些附图仅用于简化和图示，并且不应当被解释为限制本发明。在接下来的段落中和在附图中，相似的附图标记指示相似或相应的组件部分，该相似或相应的部件部分的说明将在重复时被省略。
[0097]第一实施例
[0098]图1示出作为本发明的第一实施例的半导体集成电路I的通常配置。使用本发明的半导体集成电路I具有下述能力:检测可以在经由隔离元件的信号发送中引起故障的异常，并且在这样的检测时强制地截止功率晶体管(要控制的通常目标)。下面说明一个示例，其中，由接收电路再产生的数据信号控制功率晶体管的导通/截止。应当注意，功率晶体管限制使用由接收电路再产生的数据信号控制的目标。
[0099]在图1中所示的半导体集成电路I包括发送电路(第一发送电路)Txl、接收电路(第一接收电路)Rxl、隔离元件(第一隔离元件)IS01、栅极驱动器GD1、异常检测部DTl和控制部CT1。图1也示出作为使用由接收电路Rxl再产生的发送数据VIN(第一