使非易失性存储元件70的阈值电压向正方向变动的情况下的偏置条件。图12的(b)示出使非易失性存储元件70的阈值电压向负方向变动的情况下的偏置条件。在这些偏置条件中，通过对控制栅极施加控制脉冲来控制非易失性存储元件70的阈值电压。
[0112]在使阈值电压向正方向变动的情况下，如图12的(a)所示，对控制栅极端子施加电压VPP，将源极端子接地，使漏极端子为浮动状态。由此，通过FN隧穿来向非易失性存储元件70的浮动栅极注入电子，非易失性存储元件70的阈值电压Vth上升。此外，电压VPP是在非易失性存储元件70的隧道氧化膜中进行FN隧穿所需的电压。
[0113]在使阈值电压向正方向变动的情况下，如图12的(b)所示，将控制栅极端子接地，对源极端子施加电压VPP，使漏极端子为浮动状态。由此，通过FN隧穿而从非易失性存储元件70的浮动栅极放出电子，非易失性存储元件70的阈值电压Vth下降。能够通过将图12的(a)和(b)中说明的动作组合来将非易失性存储元件70的阈值电压调整为规定的电压。如果如上述那样调整第一写入MOS晶体管Mlw和第二写入MOS晶体管M2w的阈值电压，则第一输出MOS晶体管Mlr和第二输出MOS晶体管M2r的阈值电压也同样地被调整。
[0114]图13示出基准电压设定模式下的电压检测器100的动作的一例。本例的电压检测器100示出进行向第一基准电压生成部21的第二写入MOS晶体管M2w的写入的状态。主要以粗线示出本例中使用的结构。
[0115]模式选择部10对第一基准电压生成部21的第二写入MOS晶体管M2w施加控制脉冲。模式选择部10使电压选择部40选择Vref端子。在该情况下，不从外部对Vref端子输入电压。电流镜61基于外部电流IREF来生成小于外部电流IREF的调整用电流Iref后输出到第一基准电压生成部21。例如，电流镜61生成大小为外部电流IREF的l/η倍(其中η>1)的调整用电流Iref。由此，能够高精度地生成微小的调整用电流Iref。此外，在电压检测器100不具有电流镜61的情况下，也可以从电压检测器100的外部输入微小的调整用电流Iref。
[0116]放大电路62经由电压选择部40而接收第一基准电压生成部21的输出，将对该输出进行放大后得到的信号输出到VMON端子。放大电路62所输出的放大信号被输入到电压计80。由此，提高与VMON端子连接的测量设备中的信噪比。电压计80对放大电路62所输出的放大信号的电压进行检测。另外，也可以在电压检测器100的外部设置电压计80。模式选择部10以使放大电路62所输出的电压成为与应该设定的基准电压相应的电压的方式对第一基准电压生成部21的第二写入MOS晶体管M2w施加控制脉冲。
[0117]在本例的第一基准电压生成部21中，使用后述的调整序列(I)至(5)来设定基准电压VrefH。另外，在第二基准电压生成部22中设定基准电压VrefL的情况下，也以与本例的第一基准电压生成部21同样的结构来进行设定。
[0118]图14示出向第二写入MOS晶体管M2w的写入动作。纵轴表示监视电压[V]，横轴表示时刻t。从模式选择部1对第二写入MOS晶体管M2w输入控制脉冲。
[0119]首先，对第二写入MOS晶体管M2w的控制栅极施加第一控制脉冲，来将第二写入MOS晶体管M2w的浮动栅极中蓄积的电荷的状态设定为预先决定的初始状态。由此，对基准电压生成部20所输出的电压进行监视而得到的监视电压Vmon增加。对第二写入MOS晶体管M2w的控制栅极施加控制脉冲直到基准电压生成部20的监视电压Vmon与应该设定的结束电压相比足够大为止。
[0120]接着，对第二写入MOS晶体管M2w的控制栅极施加第二控制脉冲，来控制第二写入MOS晶体管M2w的浮动栅极的电荷的状态。第二控制脉冲是正负的极性与第一控制脉冲的正负的极性相反的脉冲。在本例中，通过施加第二控制脉冲，基准电压生成部20的监视电压Vmon降低。以使基准电压生成部20的监视电压Vmon逐渐接近结束电压的方式施加第二控制脉冲。
[0121]关于控制脉冲，在脉宽宽的情况下或脉冲电压大的情况下，每次脉冲的由浮动栅极保存的电荷的变动量变大。当电荷的变动量大时，监视电压容易大幅地超过结束电压。因此，监视电压Vmon越接近结束电压，则模式选择部10对第二控制脉冲的脉宽和电压中的至少一方进行调整以使第二控制脉冲的强度越小。此外，也可以是，在被施加第二控制脉冲后监视电压Vmon变得小于结束电压的情况下，模式选择部10对控制栅极输入第一控制脉冲。由此，使监视电压Vmon接近结束电压。持续进行这种处理直到监视电压Vmon与结束电压之间的差处于允许范围内为止。
[0122]此外，模式选择部10与VPP端子、DATA端子、SCLK端子以及PULSE端子连接。模式选择部10利用从VPP端子输入的电压来对控制脉冲的电压进行控制。另外，模式选择部10利用从PULSE端子输入的周期信号来对控制脉冲的脉宽进行控制。SCLK端子将成为模式选择部10的动作时钟的时钟信号输出到模式选择部KLDATA端子将与测试模式有关的数据信号输出到模式选择部10。
[0123]图15示出基准电压设定模式下的电压检测器100的动作的一例。本例的电压检测器100示出进行向第一基准电压生成部21的第一写入MOS晶体管Mlw的写入的状态。以粗线示出本例中使用的结构。
[0124]向第一写入MOS晶体管Mlw的写入与图13所示的进行向第二写入MOS晶体管M2w的写入的情况相比，在不对第一基准电压生成部21输入电流镜61的输出这一点上不同。其它结构基本上与图13的情况相同。
[0125]图16示出向第一写入MOS晶体管Mlw的写入动作。纵轴表示监视电压[V]，横轴表示时刻t。从模式选择部1对第一写入MOS晶体管Ml w输入控制脉冲。
[0126]首先，对第一写入MOS晶体管Mlw的控制栅极施加第一控制脉冲，来将第一写入MOS晶体管Mlw的浮动栅极中蓄积的电荷的状态设定为预先决定的初始状态。由此，基准电压生成部20的监视电压Vmon降低。对第一写入MOS晶体管Mlw的控制栅极施加第一控制脉冲直到基准电压生成部20的监视电压Vmon与结束电压相比足够小为止。
[0127]接着，对第一写入MOS晶体管Mlw的控制栅极施加第二控制脉冲，来控制第一写入MOS晶体管Mlw的浮动栅极中蓄积的电荷的状态。第二控制脉冲是正负的极性与第一控制脉冲的正负的极性相反的脉冲。在本例中，通过施加第二控制脉冲，基准电压生成部20的监视电压Vmon增加。以使基准电压生成部20的监视电压Vmon逐渐接近结束电压的方式调整第二控制脉冲。
[0128]在进行向第一写入MOS晶体管Mlw的写入动作的情况下也同样地，监视电压Vmon越接近结束电压，则模式选择部10对第二控制脉冲的脉宽和电压中的至少一方进行调整以使第二控制脉冲的强度越小。在监视电压Vmon与结束电压大致一致的情况下，基准电压设定模式结束。监视电压Vmon与结束电压大致一致指的是并不必须完全一致，也可以是根据使用状况不同而实质上能够视为一致的程度。
[0129]图17示出本实施方式所涉及的基准电压生成部20的电路结构的一例。各结构与图9所示的基准电压生成部20的电路结构相同。在实际动作模式下基准电压生成部20输出基准电压Vref的状态下，如图17所示那样以如下方式控制开关。
[0130]SW1: VSS
[0131]SW2:VSS
[0132]SW3、SW4:开路
[0133]5冊、5￥7:短路(连接)
[0134]SW9、SW10:任意
[0135]在如本例那样控制开关的状态下，基准电压生成部20使用被设定为耗尽状态的第一 MOS晶体管Mlw、Mlr以及被设定为增强状态的第二 MOS晶体管M2w、M2r来生成基准电压
Vref0
[0136]使用调整序列(I)至(5)来调整基准电压生成部20所输出的基准电压Vref。
[0137]〈调整序列(1)>
[0138]图18示出基准电压生成部20的电路结构的一例。模式选择部10通过对第一MOS晶体管Mlw的控制栅极施加控制脉冲，来将第一 MOS晶体管Mlw、Mlr的浮动栅极所保存的电荷的状态设为基准状态。在本例中，第一MOS晶体管Mlw、Mlr的阈值电压被控制为与在基准电压生成部20应该设定的基准电压Vref相比足够高。在调整序列(I)中，以如下方式控制开关。由此，设为电流不从第一 MOS晶体管Ml流向第二MOS晶体管M2的状态。
[0139]SW1: VSS
[0140]SW2:VSS
[0141]SW3:短路
[0142]SW4:开路
[0143]SW5、SW7:开路
[0144]SW9:VPP
[0145]SWlO:任意
[0146]〈调整序列(2)>
[0147]图19示出基准电压生成部20的电路结构的一例。模式选择部10通过对第二写入MOS晶体管M2w的控制栅极施加第一控制脉冲，来将第二 MOS晶体管M2w、M2r设定为图14中说明的初始状态。在调整序列(2)中，以如下方式控制开关。
[0148]SW1: VSS
[0149]SW2:VSS
[0150]SW3:开路
[0151]SW4:短路
[0152]SW5、SW7:开路
[0153]SW9:任意
[0154]SfflO:VPP
[0155]〈确认序列〉
[0156]此外，能够通过对基准电压生成部20所输出的基准电压Vref进行监视来判别调整序列(2)和后述的调整序列(3)中的第二 MOS晶体管M2w、M2r的状态。
[0157]图20示出基准电压生成部20的电路结构的一例。本例的电压检测器100通过使调整用电流Iref流向第二输出MOS晶体管M2r来确认基准电压生成部20所输出的基准电压Vref。在确认序列中，以如下方式控制开关。
[0158]SffUSW2:VSS
[0159]SW3、SW4、SW5:开路
[0160]SW7:短路
[0161]SW9、SW10:任意
[0162]图21示出调整序列(2)中的、阈值电压Vth相对于第一控制脉冲的写入时间的变化量。纵轴表示第二 MOS晶体管M2w、M2r的阈值电压Vth，横轴表示针对第二 MOS晶体管M2w、M2r第一控制脉冲写入时间。
[0163]第二MOS晶体管M2w、M2r的阈值电压Vth随着第一控制脉冲的写入时间增大而如图21所示那样随时间变化。模式选择部10生成第一控制脉冲直到成为图14中说明的初始状态为止。
[0164]〈调整序列(3)>
[0165]图22示出基准电压生成部20的电路结构的一例。模式选择部10通过对第二写入MOS晶体管M2w的控制栅极施加第二控制脉冲，来如图14中说明的那样使基准电压生成部20所输出的基准电压Vref接近规定的结束电压。在调整序列(3)中，一边使调整用电流Iref流向第二输出MOS晶体管M2r，一边施加第二控制脉冲。在调整序列(3)中，以如下方式控制开关。在基准电压Vref与预先决定的电压相比下降过多的情况下，可以对第二写入MOS晶体管M2w的控制栅极施加第一控制脉冲来使基准电压Vref增大。
[0166]SW1: VSS
[0167]SW2:VPP
[0168]SW3:开路
[0169]SW4:短路
[0170]SW5、SW7:开路
[0171]SW9:任意
[0172]SfflO:VSS
[0173]图23示出调整序列(2)和(3)中的阈值电压Vth的变化。纵轴表示第二MOS晶体管M2w、M2r的阈值电压Vth，横轴表示时间。
[0174]在图22所涉及的结构中，第二MOS晶体管M2w、M2r的阈值电压Vth如图23的调整序列(3)所示那样与第二控制脉冲的写入时间相应地减少。通过调整写入时间，来将第二MOS晶体管M2w、WZr的阈值电压Vth调整为基准电SVref。
[0175]图24示出交替进行调整序列(3)和确认序列的情况下的阈值电压Vth的变化。在确认序列中，不对第二写入MOS晶体管M2w的控制栅极施加控制脉冲，因此基准电压Vref不变化。模式选择部10可以根据在前一确认序列中确认出的基准电压Vref来对调整序列(3)中生成的第二控制脉冲的脉宽和电压进行控制。
[0176]当基准电压生成部20所输出的基准电压Vref变为预先决定的值时，调整序列(3)结束。由此，第二MOS晶体管M2w、M2r的调整结束