一种显示装置中的信号传输电路的制作方法
【专利摘要】本发明公开了一种显示装置中的信号传输电路。包括第一收发器、第二收发器和视频处理单元；第一收发器根据外部晶振产生的参考时钟信号和前端装置发送的数据的时钟信号，得到第一恢复时钟信号；将第一恢复时钟信号分别传输至视频处理单元和第二收发器，并采用第一恢复时钟信号将数据传输至视频处理单元；第二收发器根据第一恢复时钟信号，得到第二恢复时钟信号；将第二恢复时钟信号传输至视频处理单元，并采用第二恢复时钟信号接收视频处理单元发送的数据；视频处理单元采用第一恢复时钟信号，接收第一收发器发送的数据；以及采用第二恢复时钟信号，将数据传输至第二收发器，从而保证了第一收发器、视频处理单元与第二收发器数据传输的稳定性。
【专利说明】
-种显示装置中的信号传输电路
技术领域
[0001] 本发明设及电路设计领域，特别设及一种显示装置中的信号传输电路。
【背景技术】
[0002] 随着显示技术的发展，4K2K(4K2K是高清显示分辨率的简称）显示现在已经非常普 遍，伴随而来的是信号传输速度的提高，传统的信号传输协议已经很难满足高速率传输的 要求，日本THineElectronics, Inc.所研发的V-b'y-One:?HS技术，无疑是4K2K显示中信号 传输的最佳解决方案之一。V-by-One液服是利用1对线缆来传输高画质影像的新技术，由1 至化组信号配对组合，每组信号的最大传输速度为3.75加 ps/秒，而高速信号会产生严重的 电磁干扰化Iectromagnetic Interference,简称EMI)福射。EMI福射一直是高速系统设计 的难点。
[0003] 由于信号的EMI福射主要是由于信号的能量过于集中在其载波频率位置，导致信 号的能量在某一频点位置处的产生过大的福射发射。因此，为了有效的降低EMI福射，显示 装置的厂家在设计显示装置的视频处理忍片的外围电路时也给容易产生EMI福射的信号增 加了扩频时钟（Spread Spectrum Clocking,简称SSC)的功能，采用具有SSC功能的电路，可 W有效的降低信号所产生的EMI福射。
[0004] 现有的显示装置中的扩频电路如图1所示，外部晶振产生的参考时钟信号分别发 送至每个串并转换模块GTP的接收端(RX)和发送端(TX )，如图1中的GTPl和GTP2。其中，GTPl 中的RX基于输入该GTPl的输入信号（即DATA_IN)和参考时钟信号，恢复出第一时钟信号，并 通过锁相环(陆ase Locked Loop,简称化L)将该第一时钟信号输入至视频处理忍片的输入 端;GTP2中的TX基于参考时钟信号，恢复出第二时钟信号，并通过化L将该第二时钟信号输 入至视频处理忍片的输出端，时钟信号的传输路径如图1中实线所示，数据的传输路径如图 1中虚线所示。由于第一时钟信号是基于输入信号和参考时钟信号恢复出的，而第二时钟信 号是基于参考时钟信号恢复出的，因此，第一时钟信号与第二时钟信号不是同步的，导致视 频处理忍片的输入和输出不同步，从而容易导致视频处理忍片在使用第一时钟信号和第二 时钟信号进行数据采样时，采用的数据出现错误。
【发明内容】
[0005] 本发明实施例提供了一种显示装置中的信号传输电路，用于解决现有技术中由于 第一时钟信号是基于输入信号和参考时钟信号恢复出的，而第二时钟信号是基于参考时钟 信号恢复出的，从而导致视频处理忍片的输入和输出不同步的问题。
[0006] 本发明实施例提供的一种显示装置中的信号传输电路，包括:第一收发器、第二收 发器、W及分别与所述第一收发器和所述第二收发器连接的视频处理单元，其中：
[0007] 所述第一收发器还分别与外部晶振和前端装置连接，用于根据所述外部晶振产生 的参考时钟信号和所述前端装置发送的数据的时钟信号，得到与所述参考时钟信号同相位 且同频率的第一恢复时钟信号;将所述第一恢复时钟信号分别传输至所述视频处理单元和 所述第二收发器，并采用所述第一恢复时钟信号将所述数据传输至所述视频处理单元；
[0008] 所述第二收发器用于根据所述第一恢复时钟信号，得到与所述第一恢复时钟信号 同相位且同频率的第二恢复时钟信号；将所述第二恢复时钟信号传输至所述视频处理单 元，并采用所述第二恢复时钟信号接收所述视频处理单元发送的数据；
[0009] 所述视频处理单元用于采用所述第一恢复时钟信号，接收所述第一收发器发送的 数据；W及采用所述第二恢复时钟信号，将所述数据传输至所述第二收发器。
[0010] -种可能的实现方式中，所述电路还包括:压控晶体振荡器，所述压控晶体振荡器 的输入端与所述第一收发器连接，且所述压控晶体振荡器的输出端分别与所述视频处理单 元和所述第二收发器连接;其中：
[0011] 所述第一收发器通过所述压控晶体振荡器，将所述第一恢复时钟信号分别传输至 所述视频处理单元和所述第二收发器。
[0012] -种可能的实现方式中，所述电路还包括:第一差分变换单元，所述第一差分变换 单元的输入端与所述压控晶体振荡器连接，且所述第一差分变换单元的输出端与所述第二 收发器连接，其中：
[0013] 所述压控晶体振荡器具体用于:根据所述第一恢复时钟信号，生成差分时钟信号， 并将所生成的差分时钟信号传输至所述第一差分变换单元；
[0014] 所述第一差分变换单元用于:将所述压控晶体振荡器所生成的差分时钟信号进行 合路处理，得到单路的第一时钟信号，并将所述第一时钟信号输送至所述第二收发器；
[0015] 所述第二收发器具有用于:根据所述第一时钟信号，得到与所述第一时钟信号同 相位且同频率的第二恢复时钟信号。
[0016] -种可能的实现方式中，所述压控晶体振荡器的输出端还与所述第一收发器连 接，所述压控晶体振荡器还用于将所述第一恢复时钟信号传输至所述第一收发器，W使所 述第一收发器采用所述第一恢复时钟信号将所述数据传输至所述视频处理单元。
[0017] -种可能的实现方式中，所述压控晶体振荡器外置于所述第一收发器、所述第二 收发器和所述视频处理单元形成的电路。
[0018] 一种可能的实现方式中，所述电路还包括:锁相环化L，所述化L的输入端与所述第 二收发器连接，且所述化L的输出端与所述视频处理单元连接;其中：
[0019] 所述第二收发器通过所述化L将所述第二恢复时钟信号传输至所述视频处理单 J L O
[0020] 一种可能的实现方式中，所述化L的输出端还与所述第二收发器连接，所述化L还 用于将所述第二恢复时钟信号传输至所述第二收发器，W使所述第二收发器采用所述第二 恢复时钟信号接收所述视频处理单元发送的数据。
[0021] -种可能的实现方式中，所述PI^L外置于所述第一收发器、所述第二收发器和所述 视频处理单元形成的电路。
[0022] -种可能的实现方式中，所述电路还包括:第二差分变换单元，所述第二差分变换 单元的输入端与所述外部晶振连接，且所述第二差分变换单元的输出端与所述第一收发器 连接;其中：
[0023] 所述外部晶振具体用于：生成的差分形式的参考时钟信号，并将所述差分形式的 参考时钟信号传输至所述第一差分变换单元；
[0024] 所述第二差分变换单元具体用于：将所述差分形式的参考时钟信号进行合路处 理，得到单路的参考时钟信号，并将得到的参考时钟信号传输至所述第一收发器。
[0025] -种可能的实现方式中，所述第二收发器还用于:采用第一恢复时钟信号，将接收 到的数据传输至后端信号接收装置。
[0026] 本发明实施例中，第一收发器发送数据时使用的是第一恢复时钟信号，视频处理 单元接收数据时使用的也是第一恢复时钟信号，使得第一收发器传输数据与视频处理单元 接收数据保持同步，从而保证了第一收发器与视频处理单元之间数据传输的稳定性;视频 处理单元发送数据时使用的是第二恢复时钟信号，第二收发器接收数据时使用的也是第二 恢复时钟信号，使得视频处理单元传输数据与第二收发器接收数据保持同步，从而保证了 视频处理单元与第二收发器之间数据传输的稳定性；由于第二恢复时钟信号是基于第一恢 复时钟信号恢复得到的，第二恢复时钟信号和第一恢复时钟信号是同相位且同频率的时钟 信号，使得第一收发器、视频处理单元与第二收发器之间的数据传输保持同步，从而保证了 第一收发器、视频处理单元与第二收发器之间数据传输的稳定性。
【附图说明】
[0027] 图1为现有的显示装置中的扩频电路的示意图；
[0028] 图2为本发明实施例一中提供的一种显示装置中的信号传输电路的示意图；
[0029] 图3为本发明实施例二中提供的一种显示装置中的信号传输电路的示意图；
[0030] 图4为本发明实施例S中提供的一种显示装置中的信号传输电路的示意图；
[0031] 图5为本发明实施例四中提供的一种显示装置中的信号传输电路的示意图；
[0032] 图6为本发明实施例五中提供的一种显示装置中的信号传输电路的示意图；
[0033] 图7为本发明实施例六中提供的一种显示装置中的信号传输电路的示意图。
【具体实施方式】
[0034] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例 中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是 本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员 在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0035] 下面结合说明书附图对本发明实施例作进一步详细描述。应当理解，此处所描述 的实施例仅用于说明和解释本发明，并不用于限定本发明。
[0036] 本发明实施例一中，提供了一种显示装置中的信号传输电路，如图2所示，所述电 路包括:第一收发器、第二收发器、W及分别与所述第一收发器和所述第二收发器连接的视 频处理单元，其中：
[0037] 所述第一收发器还分别与外部晶振和前端装置连接，用于根据所述外部晶振产生 的参考时钟信号和所述前端装置发送的数据的时钟信号，得到与所述参考时钟信号同相位 且同频率的第一恢复时钟信号;将所述第一恢复时钟信号分别传输至所述视频处理单元和 所述第二收发器，并采用所述第一恢复时钟信号将所述数据传输至所述视频处理单元；
[0038] 所述第二收发器用于根据所述第一恢复时钟信号，得到与所述第一恢复时钟信号 同相位且同频率的第二恢复时钟信号；将所述第二恢复时钟信号传输至所述视频处理单 元，并采用所述第二恢复时钟信号接收所述视频处理单元发送的数据；
[0039] 所述视频处理单元用于采用所述第一恢复时钟信号，接收所述第一收发器发送的 数据；W及采用所述第二恢复时钟信号，将所述数据传输至所述第二收发器。
[0040] 本发明实施例中，第一收发器发送数据时使用的是第一恢复时钟信号，视频处理 单元接收数据时使用的也是第一恢复时钟信号，使得第一收发器传输数据与视频处理单元 接收数据保持同步，从而保证了第一收发器与视频处理单元之间数据传输的稳定性;视频 处理单元发送数据时使用的是第二恢复时钟信号，第二收发器接收数据时使用的也是第二 恢复时钟信号，使得视频处理单元传输数据与第二收发器接收数据保持同步，从而保证了 视频处理单元与第二收发器之间数据传输的稳定性；由于第二恢复时钟信号是基于第一恢 复时钟信号恢复得到的，第二恢复时钟信号和第一恢复时钟信号是同相位且同频率的时钟 信号，使得第一收发器、视频处理单元与第二收发器之间的数据传输保持同步，从而保证了 第一收发器、视频处理单元与第二收发器之间数据传输的稳定性。
[0041] 本发明实施例中，第一收发器和第二收发器可W采用Videx吉比特收发器 (Gigabit Transceiver with the Virtex,简称GTX)、低功耗吉比特收发器（Gigabit IYansceiver with low Power,简称GTP)、高速率吉比特收发器（Gigabit IYansceiver with High speed,简称GTH)等，本发明实施例不对第一收发器和第二收发器的具体实现结 构进行限定。
[0042] 本发明实施例二中，基于实施例一所示的电路结构，所述电路还包括:压控晶体振 荡器(VoItage Controlled X'tal(Ciystal)0sciIlator，简称VCXO)，所述压控晶体振荡器 的输入端与所述第一收发器连接，且所述压控晶体振荡器的输出端分别与所述视频处理单 元和所述第二收发器连接，如图3所示;其中：
[0043] 所述第一收发器在将所述第一恢复时钟信号分别传输至所述视频处理单元和所 述第二收发器时，通过所述压控晶体振荡器，将所述第一恢复时钟信号分别传输至所述视 频处理单元和所述第二收发器。
[0044] 由于压控晶体振荡器能够滤除第一恢复时钟信号中的噪声和毛刺等，并且能够增 强第一恢复时钟信号的驱动能力，从而使得数据传输更加准确。
[0045] 本发明实施例=中，基于实施例二所示的电路结构，所述电路还包括:第一差分变 换单元，所述第一差分变换单元的输入端与所述压控晶体振荡器连接，且所述第一差分变 换单元的输出端与所述第二收发器连接，如图4所示，其中：
[0046] 所述压控晶体振荡器在将所述第一恢复时钟信号传输至所述第二收发器时，先根 据所述第一恢复时钟信号，生成差分时钟信号，再将所生成的差分时钟信号传输至所述第 一差分变换单元，W使所述第一差分变换单元进行合路处理；
[0047] 所述第一差分变换单元用于:将所述压控晶体振荡器所生成的差分时钟信号进行 合路处理，得到单路的第一时钟信号，并将所述第一时钟信号输送至所述第二收发器；
[0048] 相应的，所述第二收发器在根据所述第一恢复时钟信号，得到与所述第一恢复时 钟信号同相位且同频率的第二恢复时钟信号时，是根据所述第一时钟信号，得到与所述第 一时钟信号同相位且同频率的第二恢复时钟信号。
[0049] 由于压控晶体振荡器在将所述第一恢复时钟信号传输至所述第二收发器时，先根 据所述第一恢复时钟信号，生成差分时钟信号，再由第一差分变换单元进行合路处理，得到 第一时钟信号，从而可W抑制时钟信号从压控晶体振荡器到第二收发器的传输过程中的噪 声信号。
[0050] 基于上述实施例二或实施例=，一种可选的实现方式中，所述压控晶体振荡器的 输出端还与所述第一收发器连接，所述压控晶体振荡器还用于将所述第一恢复时钟信号传 输至所述第一收发器，W使所述第一收发器采用所述第一恢复时钟信号将所述数据传输至 所述视频处理单元。
[0051] 基于上述实施例二或实施例=，一种可选的实现方式中，所述压控晶体振荡器外 置于所述第一收发器、所述第二收发器和所述视频处理单元形成的电路，如现场可编程口 阵列（Field Programmable Gate Array,简称FPGA)电路。
[0052] 本发明实施例四中，基于上述任一实施例所示的电路，所述电路还包括:锁相环 (Phase Locked Loop,简称化L)，所述化L的输入端与所述第二收发器连接，且所述化L的输 出端与所述视频处理单元连接;其中：
[0053] 所述第二收发器通过所述化L将所述第二恢复时钟信号传输至所述视频处理单 J L O
[0054] 本实施例中，采用化L对第二恢复时钟信号进行滤波处理，能够去除第二恢复时钟 信号中的噪声和毛刺等，并且能够增强第二恢复时钟信号的驱动能力，从而使得数据传输 更加准确。
[0055] 本实施例中，一种可选的实现方式中，所述化L的输出端还与所述第二收发器连 接，所述化L还用于将所述第二恢复时钟信号传输至所述第二收发器，W使所述第二收发器 采用所述第二恢复时钟信号接收所述视频处理单元发送的数据。
[0056] 本实施例中，一种可选的实现方式中，所述化L外置于所述第一收发器、所述第二 收发器和所述视频处理单元形成的电路。
[0057] 由于化L外置，从而节省了所述第一收发器、所述第二收发器和所述视频
[0058] 处理单元形成的电路的空间，并且不会受到所述第一收发器、所述第二收
[0059] 发器和所述视频处理单元的干扰，使得化L传输的时钟信号更加准确。
[0060] 举例说明，W实施例S所示的电路结构为例，本实施例提供的电路如图5所示，P化 电路将第二恢复时钟信号分别传输至视频处理单元和第二收发器，W使视频处理单元采用 第二恢复时钟信号向第二收发器发送数据，第二收发器采用第二恢复时钟信号接收视频处 理单元发送的数据。
[0061] 本发明实施例五中，基于上述任一实施例所示的电路，所述电路还包括:第二差分 变换单元，所述第二差分变换单元的输入端与所述外部晶振连接，且所述第二差分变换单 元的输出端与所述第一收发器连接;其中：
[0062] 所述外部晶振具体用于：生成的差分形式的参考时钟信号，并将所述差分形式的 参考时钟信号传输至所述第二差分变换单元；
[0063] 所述第二差分变换单元具体用于：将所述差分形式的参考时钟信号进行合路处 理，得到单路的参考时钟信号，并将得到的参考时钟信号传输至所述第一收发器。
[0064] 由于外部晶振在生成参考时钟信号时，生成的是差分时钟信号，再由第二差分变 换单元进行合路处理，得到参考时钟信号，从而可W抑制参考时钟信号从外部晶振到第一 收发器的传输过程中的噪声信号。
[0065] 举例说明，W图5所示的电路结构为例，本实施例提供的电路如图6所示，所述外部 晶振生成差分形式的参考时钟信号，并将所述差分形式的参考时钟信号传输至第二差分变 换单元;相应的，第二差分变换单元将所述差分形式的参考时钟信号进行合路处理，得到单 路的参考时钟信号，并将得到的参考时钟信号传输至所述第一收发器。
[0066] 基于上述任一实施例，所述第二收发器还用于:采用第一恢复时钟信号，将接收到 的数据传输至后端信号接收装置。
[0067] 下面通过一个具体实施例，对本发明实施例提供的显示装置中的信号传输电路进 行详细说明。
[0068] 实施例六、本实施例中，第一收发器和第二收发器均采用GTP模块，第一差分变换 单元和第二差分变换单元均采用IBUFDS_GTE模块，电路结构如图7所示，FPGA电路包括 IBIFDS_GTE2(即第二差分变换单元）、GTP_RX(第一 GTP的接收RX端）、视频处理单元(Video Processing)、IBIFDS_GTE1 (即第一差分变换单元）、W及GTP_TX(第二GTP的发送TX端）。
[0069] 本实施例中，为了减小FPGA电路接收端（即GTP_RX)的EMI福射，由前端信号产生装 置输入到GTP_RX的信号是经过扩频载波（Spread Spectrum Carrier，简称SSC)技术功能处 理的V_by_0ne信号，因此，经过GTP_RX恢复得到的时钟RX0UTCLK(即第一恢复时钟信号）和 所传输的数据都是跟随￥_67_〇116信号在抖动。
[0070] 如图7所示，GTX_RX恢复出的RX0UTCLK送到FPGA电路外部设置的VCX0,滤除 RX0UTCLK中的噪声和毛刺等，并且增强了该时钟信号的驱动能力，使数据采样更加准确。在 FPGA资源充足，输入信号稳定的情况下，传统设计一般采用内部化L或BUFG对恢复时钟进行 锁相缓冲处理。为了降低成本，我们选择的FPGA资源利用率比较高，没有多余的资源，在该 FPGA外部设置VCXO，可W实现SSC功能。
[007。 如图7所示，GTP_RX利用经过VCXO处理的时钟RX_CLK( 148.5MHz)来推送并行数据， 而视频处理单元同样使用时钟RX_CLK(148.5MHz)来采样接收数据，运就保证了 GTP_RX与视 频处理单元数据传输的稳定性。
[0072] 同样，为了避免FPGA电路发送端的EMI福射，第一 GTP要先对接收到的数据进行SSC 功能处理，然后，再将数据送到视频处理单元。GTP_TX端的恢复得到的RX0UTCLK( 148.5MHz) 与参考时钟REFJXK_RX( 148.5MHz)具有很好的跟随性。RXOUTCLK经过VCXO，产生148.5MHz 的差分时钟（即CLK_P和化K_N) W及RXJXK( 148.5MHz)，VCXO产生差分时钟经IBUFDS_GTE1 进行合路处理后得到REF_&K_TX( 148.5MHz)，作为GTP_TX的参考时钟。此时，GTP_TX端恢复 出的TX0UTCLK( 148.5MHz)同样跟随REF_CLK_TX在抖动。再将TX0UTCLK传输至外部P化进行 滤波处理，得到TX_CLK( 148.5MHz)，将TX_&K分别传输至视频处理单元内部和GTP_TX的信 号接收端，作为视频处理单元的输出时钟和GTP_TX的输入时钟，运就实现了视频处理单元 与GTP_TX的数据稳定传输。
[0073] 本实施例中，RX_CLK(148.5MHz)和TX_&K(148.5MHz)属于同源时钟，但经过多级 处理后有一定的偏差，所W在视频处理单元传输数据时，采用异步先入先出（First Input First Output,简称FIFO)，使传输数据时再次进行同步，保证数据可W稳定传输。
[0074] 图6所示的时钟设计电路与图2所示的时钟设计电路相比，走线更加灵活，缩短了 时钟在FPGA内部走线的长度，减少不必要的资源浪费，避免了由于FPGA内部走线产生的时 序问题，提高了设计的可靠性。
[0075] 尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造 性概念，则可对运些实施例作出另外的变更和修改。所W，所附权利要求意欲解释为包括优 选实施例W及落入本发明范围的所有变更和修改。
[0076] 显然，本领域的技术人员可W对本发明进行各种改动和变型而不脱离本发明的精 神和范围。运样，倘若本发明的运些修改和变型属于本发明权利要求及其等同技术的范围 之内，则本发明也意图包含运些改动和变型在内。
【主权项】
1. 一种显示装置中的信号传输电路，其特征在于，所述电路包括:第一收发器、第二收 发器、以及分别与所述第一收发器和所述第二收发器连接的视频处理单元，其中： 所述第一收发器还分别与外部晶振和前端装置连接，用于根据所述外部晶振产生的参 考时钟信号和所述前端装置发送的数据的时钟信号，得到与所述参考时钟信号同相位且同 频率的第一恢复时钟信号;将所述第一恢复时钟信号分别传输至所述视频处理单元和所述 第二收发器，并采用所述第一恢复时钟信号将所述数据传输至所述视频处理单元； 所述第二收发器用于根据所述第一恢复时钟信号，得到与所述第一恢复时钟信号同相 位且同频率的第二恢复时钟信号；将所述第二恢复时钟信号传输至所述视频处理单元，并 采用所述第二恢复时钟信号接收所述视频处理单元发送的数据； 所述视频处理单元用于采用所述第一恢复时钟信号，接收所述第一收发器发送的数 据；以及采用所述第二恢复时钟信号，将所述数据传输至所述第二收发器。2. 如权利要求1所述的电路，其特征在于，所述电路还包括:压控晶体振荡器，所述压控 晶体振荡器的输入端与所述第一收发器连接，且所述压控晶体振荡器的输出端分别与所述 视频处理单元和所述第二收发器连接;其中： 所述第一收发器通过所述压控晶体振荡器，将所述第一恢复时钟信号分别传输至所述 视频处理单元和所述第二收发器。3. 如权利要求2所述的电路，其特征在于，所述电路还包括:第一差分变换单元，所述第 一差分变换单元的输入端与所述压控晶体振荡器连接，且所述第一差分变换单元的输出端 与所述第二收发器连接，其中： 所述压控晶体振荡器具体用于:根据所述第一恢复时钟信号，生成差分时钟信号，并将 所生成的差分时钟信号传输至所述第一差分变换单元； 所述第一差分变换单元用于:将所述压控晶体振荡器所生成的差分时钟信号进行合路 处理，得到单路的第一时钟信号，并将所述第一时钟信号输送至所述第二收发器； 所述第二收发器具有用于:根据所述第一时钟信号，得到与所述第一时钟信号同相位 且同频率的第二恢复时钟信号。4. 如权利要求2所述的电路，其特征在于，所述压控晶体振荡器的输出端还与所述第一 收发器连接，所述压控晶体振荡器还用于将所述第一恢复时钟信号传输至所述第一收发 器，以使所述第一收发器采用所述第一恢复时钟信号将所述数据传输至所述视频处理单 J L· 〇5. 如权利要求2~4任一项所述的电路，其特征在于，所述压控晶体振荡器外置于所述 第一收发器、所述第二收发器和所述视频处理单元形成的电路。6. 如权利要求1~4任一项所述的电路，其特征在于，所述电路还包括:锁相环PLL，所述 PLL的输入端与所述第二收发器连接，且所述PLL的输出端与所述视频处理单元连接;其中： 所述第二收发器通过所述PLL将所述第二恢复时钟信号传输至所述视频处理单元。7. 如权利要求6所述的电路，其特征在于，所述PLL的输出端还与所述第二收发器连接， 所述PLL还用于将所述第二恢复时钟信号传输至所述第二收发器，以使所述第二收发器采 用所述第二恢复时钟信号接收所述视频处理单元发送的数据。8. 如权利要求6所述的电路，其特征在于，所述PPL外置于所述第一收发器、所述第二收 发器和所述视频处理单元形成的电路。9. 如权利要求1~4任一项所述的电路，其特征在于，所述电路还包括:第二差分变换单 元，所述第二差分变换单元的输入端与所述外部晶振连接，且所述第二差分变换单元的输 出端与所述第一收发器连接;其中： 所述外部晶振具体用于:生成的差分形式的参考时钟信号，并将所述差分形式的参考 时钟信号传输至所述第二差分变换单元； 所述第二差分变换单元具体用于:将所述差分形式的参考时钟信号进行合路处理，得 到单路的参考时钟信号，并将得到的参考时钟信号传输至所述第一收发器。10. 如权利要求1~4任一项所述的电路，其特征在于，所述第二收发器还用于:采用第 一恢复时钟信号，将接收到的数据传输至后端信号接收装置。
【文档编号】H03L7/099GK105846818SQ201610162443
【公开日】2016年8月10日
【申请日】2016年3月21日
【发明人】肖龙光, 夏建龙, 徐卫
【申请人】青岛海信电器股份有限公司