用于模拟功率开关的控制装置和控制方法
【专利摘要】本发明提供了一种用于模拟功率开关的控制装置和方法。该用于模拟功率开关的控制装置包括：电容，该电容的上极板经由二极管与模拟功率开关的栅极连接并且经由第一开关与输入电压连接，该电容的下极板经由第二开关与模拟功率开关的源极连接并且经由第三开关与地连接；以及逻辑控制组件，被配置为通过控制第一开关、第二开关、以及第三开关的闭合与断开来控制电容充电与放电，从而控制模拟功率开关导通与截止，其中当第一开关和第三开关闭合、第二开关断开时电容充电，当第一开关和第三开关断开、第二开关闭合时电容放电。
【专利说明】
用于模拟功率开关的控制装置和控制方法
技术领域
[0001] 本发明涉及电路领域，更具体地涉及一种用于模拟功率开关的控制装置和控制方 法。
【背景技术】
[0002] 目前，模拟功率开关被广泛应用在各种电路系统中。在模拟功率开关被应用在电 路系统中时，可以通过控制该模拟功率开关的栅极电压(Vgate)与源极电压(Vsource)之间 的电压差值Vgs(Vgate-Vsource)来控制其导通与截止。具体地，当VgsCVth时，模拟功率开 关截止；当Vgs》Vth时，模拟功率开关导通，且其导通阻抗随Vgs的增大而减小，其中Vth是 模拟功率开关的导通阈值电压。
[0003] 图1是模拟功率开关(例如，N通道金属氧化物半导体(NM0S)功率管）的示例应用的 示意图。如图1所示，NM0S功率管被包括在芯片C中；芯片C具有VIN、V0UT、以及GND三个端子， 并且包括NM0S功率管、栅极驱动电路、以及控制电路三部分。其中，匪0S功率管的漏极与VIN 端子连接，输入电压VIN经由VIN端子被输入到匪0S功率管的漏极;匪0S功率管的源极与 V0UT端子连接，输出电压V0UT经由V0UT端子被提供给负载;控制电路生成用以控制匪0S功 率管导通与截止的控制信号；栅极驱动电路基于控制电路生成的控制信号生成用以驱动 NM0S功率管导通与截止的驱动信号，并将该驱动信号提供给NM0S功率管的栅极。
[0004] 在匪0S功率管导通之前，V0UT端子接地；当Vgs彡Vth时，NM0S功率管导通。由于导 通后的NM0S功率管的导通阻抗很小，V0UT端子与VIN端子之间可视为短路，因此在NM0S功率 管导通后输出电压V0UT冲高到输入电压VIN。为了维持NM0S功率管的导通状态，栅极驱动电 路被配置为控制匪0S功率管的栅极电压Vgate随输出电压V0UT的冲高而变高，即维持栅极 电压Vgate多VOUT+Vth，才能确保满足Vgs多Vth的导通条件。
[0005] 通常，栅极驱动电路通过Bootstrap方式和充电栗方式中的任意一种方式来生成 驱动信号。但是，Bootstrap方式和充电栗方式一般都需要外接大电容，出于成本考虑，芯片 C一般无法集成如此大的电容。
【发明内容】
[0006] 本发明提供了一种用于模拟功率开关的控制装置和方法。
[0007] 根据本发明实施例的用于模拟功率开关的控制装置，包括:电容，该电容的上极板 经由二极管与模拟功率开关的栅极连接并且经由第一开关与输入电压连接，该电容的下极 板经由第二开关与模拟功率开关的源极连接并且经由第三开关与地连接；以及逻辑控制组 件，被配置为通过控制第一开关、第二开关、以及第三开关的闭合与断开来控制电容充电与 放电，从而控制模拟功率开关导通与截止，其中当第一开关和第三开关闭合、第二开关断开 时电容充电，当第一开关和第三开关断开、第二开关闭合时电容放电。
[0008] 根据本发明实施例的用于模拟功率开关的控制方法，包括:使电容的上极板经由 二极管与模拟功率开关的栅极连接并且经由第一开关与输入电压连接;使电容的下极板经 由第二开关与模拟功率开关的源极连接并且经由第三开关与地连接；以及通过控制第一开 关、第二开关、以及第三开关的闭合与断开来控制上述电容充电与放电，从而控制模拟功率 开关导通与截止，其中当第一开关和第三开关闭合、第二开关断开时上述电容充电，当第一 开关和第三开关断开、第二开关闭合时上述电容放电。
[0009] 在根据本发明实施例的用于模拟功率开关的控制装置和方法中，电容的上下极板 之间的压差不大，所以无需采用大电容或级联电容来实现高耐压的电容，因此可以有效地 降低实现根据本发明实施例的用于模拟功率开关的控制装置和方法的芯片的成本。
【附图说明】
[0010] 从下面结合附图对本发明的【具体实施方式】的描述中可以更好地理解本发明，其 中，相似的标号指示相同或功能类似的元件：
[0011] 图1是模拟功率开关(例如，N通道金属氧化物半导体(NM0S)功率管）的示例应用的 示意图；
[0012] 图2是用在图1所示的栅极驱动电路中的传统充电栗的示例电路图；
[0013] 图3是用在图1所示的栅极驱动电路中的采用级联电容的传统充电栗的示例电路 图；
[0014] 图4是根据本发明实施例的用在图1所示的栅极驱动电路中的充电栗的示意图；
[0015] 图5示出了与图4中所示的逻辑控制电路有关的信号的时序图。
【具体实施方式】
[0016] 下面将详细描述本发明的各个方面的特征和示例性实施例。在下面的详细描述 中，提出了许多具体细节，以便提供对本发明的全面理解。但是，对于本领域技术人员来说 很明显的是，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施 例的描述仅仅是为了通过示出本发明的示例来提供对本发明的更好的理解。本发明决不限 于下面所提出的任何具体配置和算法，而是在不脱离本发明的精神的前提下覆盖了元素、 部件和算法的任何修改、替换和改进。在附图和下面的描述中，没有示出公知的结构和技 术，以便避免对本发明造成不必要的模糊。
[0017] 图2是用在图1所示的栅极驱动电路中的传统充电栗的示例电路图。在图2所示的 充电栗的高压应用的情形中，由于电容C1和C2的上下极板的压差过大，需要通过级联电容 的方式来实现高耐压的电容，这会导致芯片C的成本大大增加。
[0018] 图3是用在图1所示的栅极驱动电路中的采用级联电容的传统充电栗的示例电路 图。在图3所示的充电栗中，通过采用串联电容方式解决了电容C1和C2的上下极板的耐压问 题。但是，如图3所示，电容C1和C2、以及它们的串联电容C3-C6共同引入了寄生的对地电容 (例如，(：1?工2?工3?工4?)，这些寄生的对地电容会使得电容(：1-06在工作状态的等效容值 变小。因此，要达到同样效果需要级联更多的电容，这会进一步增加芯片C的成本。
[0019] 为了解决结合图2和图3描述的充电栗中存在的一个或多个问题，提出了一种新颖 的用在图1所示的栅极驱动电路中的充电栗，以有效地降低芯片C的成本。下面参考附图，详 细描述根据本发明实施例的用于图1所示的栅极驱动电路中的充电栗。
[0020] 图4是根据本发明实施例的用在图1所示的栅极驱动电路中的充电栗的示意图。如 图4所示，根据本发明实施例的充电栗包括充电栗主电路410、电压选择(Vsel)电路420、和 逻辑控制电路430。具体地：
[0021] 充电栗主电路410包括开关？1、？3 41-财，电容0)，以及二极管00;充电栗主电路 410的VS端子与Vsel电路420的输出端相连，充电栗主电路410的GATE端子与匪0S功率管的 栅极相连，并且充电栗主电路410的V0UT端子与NM0S功率管的源极相连。
[0022]逻辑控制电路430接收开关使能信号M0S_EN、软启动信号SST、和时钟信号CLK，基 于开关使能信号M0S_EN生成开关控制信号SD，基于开关使能信号M0S_EN和软启动信号SST 生成电压选择信号PH1和PH2,并基于开关使能信号M0S_EN和时钟信号CLK生成开关控制信 号PA、PB、和PC。其中：
[0023] SD = MOU.V ,即当M0S_EN = 1 时，SD = 0;当M0S_EN=0时，SD = 1。
[0024] PH1 = SST · M0S_EN，Pi?2 二 .MOS-EiV，即当M0S_EN=1 时，PH1 = SST， PHI ^ 5ST;当M0S_EN=0时，PHI = PH2 = 0。
[0025] = 二 PC 二 ?ΖΖ. Mas -￡/V，即当M〇S_EN = 1 时，PB =^ZZ，PA = PC = CLK，而当 M0S_EN=0 时，PB = 0，PA = PC=1。
[0026] 图5示出了与图4中所示的逻辑控制电路有关的信号的时序图。需要说明的是，由 于逻辑控制电路存在一定的延迟，所以开关控制信号PA、PB、和PC的波形不是与时钟信号 CLK严格对齐的。
[0027] 下面结合图4和图5,详细描述以上所述各个信号的作用、以及充电栗主电路410的 工作过程：
[0028]开关使能信号M0S_EN指示是否启用匪0S功率管，开关控制信号SD控制开关N4的闭 合与断开从而控制是否启用NM0S功率管。具体地，当开关使能信号M0S_EN为高电平时，开关 控制信号SD为低电平，开关N4断开，匪0S功率管被启用；当开关使能信号M0S_EN为低电平 时，开关控制信号SD为高电平，开关N4闭合，NM0S功率管的栅极接地，NM0S功率管被禁用。 [0029]软启动信号SST指示是否采用软启动过程，电压选择信号PH1和PH2控制Vsel电路 420选择恒定电压AVDD和斜坡电压Vramp中的一者提供给充电栗主电路410(下面为了方便， 将所选择的电压称为电压VS)。具体地，当软启动信号SST为高电平时，电压选择信号PHI* 高电平，电压选择信号PH2为低电平，Vsel电路420选择斜坡电压Vramp作为电压VS提供给充 电栗主电路410(即，采用软启动过程）；当软启动信号SST为低电平时，电压选择信号PHI* 低电平，电压选择信号PH2为高电平，Vsel电路420选择恒定电压AVDD作为电压VS提供给充 电栗主电路410(即，不采用软启动过程）。
[0030] 时钟信号CLK提供一定频率的时钟信号。开关控制信号PA控制开关N2的闭合与断 开;开关控制信号PB控制开关N3和P3的闭合与断开(开关P3与开关N3同时闭合或断开）；开 关控制信号PC控制开关N1和P1的闭合与断开(开关P1与N1同时闭合或断开）。
[0031] 从以上描述可知，在匪0S晶体管被使能的情况下，逻辑控制电路430基于软启动信 号SST生成电压选择信号PH1和PH2,并基于时钟信号CLK生成开关控制信号PA、PB、和PC。
[0032] 在匪0S晶体管被使能的情况下，当采用软启动过程时，充电栗主电路410在以下所 述的第一状态和第二状态之间切换，从而实现对NM0S功率管的栅极电压的控制。具体地： [0033] 在第一状态，N2导通，P1导通，P3断开，N4断开，电容C0的下极板接地，电容C0的上 极板接电压VS，此时电容CO进行充电直到电容CO的上下极板之间的电压达到电压vs为止。 [0034] 在第二状态，N2断开，P1断开，P3导通，N4断开，电容C0的下极板接输出电压V0UT; 由于电容C0的上下极板之间的电压不能突变，所以电容C0的上极板电压VCP瞬间被抬升至 V0UT+VS，此时电容C0的上极板电压VCP通过二极管D0对NM0S功率管的栅极电压进行充电。 [0035]经过充电栗主电路410在第一状态和第二状态之间的多次切换，匪0S功率管的栅 极电压Vgate与源极电压Vsource之间的电压差值Vgs逐渐增大到电压Vramp的峰值(该峰值 大于或者等于Vth)，NM0S功率管导通。
[0036] 这里，开关N2、P1、P3的内阻的大小决定了这些开关的开关速度和导通能力，而这 些开关的开关速度和导通能力又决定了电容C0充电或放电速度的快慢，所以可以按照所需 控制的电容C0的充电或放电速度为这些开关设置适当的内阻;开关N4的内阻的大小决定了 开关N4的开关速度和导通能力，而开关N4的开关速度和导通能力又决定了 NM0S晶体管栅极 的放电速度的快慢，所以可以按照所需控制的NM0S晶体管栅极的放电速度为开关N4设置适 当的内阻。也就是说，可根据开关似11、？3、财各自的开关速度和导通能力按需调配开关 N2、P1、P3、N4的内阻。
[0037]从以上所述可以看出，在图4所示的充电栗中，电容C0的上下极板之间的压差不 大，所以无需采用大电容或级联电容来实现高耐压的电容，因此可以有效地降低芯片C的成 本。
[0038]在一些实施例中，逻辑控制电路430也可以不接收软启动信号SST并且不生成电压 选择信号PH1和PH2,此时可以仅采用恒定电压AVDD和斜坡电压Vramp中的一者作为电压VS。 [0039]在采用恒定电压AVDD作为电压VS的情况下，在充电栗主电路410处于第二状态时， 电容C0的上极板电压VCP即刻被抬升至V0UT+AVDD，从而使得NM0S功率管的栅极电压Vgate 迅速增大至V0UT+AVDD。
[0040]在采用斜坡电压Vramp (例如，从0V到AVDD)作为电压VS的情况下，经过充电栗主电 路410在第一状态和第二状态之间的多次切换，电容C0的上极板电压VCP被逐渐抬升至V0UT +AVDD，使得NM0S功率管的栅极电压Vgate逐渐增大，从而实现NM0S功率管的软启动。
[0041 ] 在一些实施例中，也可以采用恒定电压AVDD和斜坡电压Vramp的组合作为电压VS (即，不需要软启动信号SST、以及电压选择信号PH1和PH2)。在这种情况下，可以首先采用斜 坡电压Vramp进行软启动，随后采用恒定电压AVDD使NM0S功率管的栅极电压Vgate最终增大 至V0UT+AVDD。
[0042]在一些实施例中，图4中所示的开关P1和P3可以被实现为P沟道金属氧化物半导体 (PM0S)晶体管，并且开关N1-N4可以被实现为NM0S晶体管。另外，图4中所示的二极管D0可以 被实现为栅极和源极连接在一起的PM0S晶体管。在另一些实施例中，图4中所示的开关也可 以使用传输门来实现。
[0043]结合图1至图5可以看出，本发明提供了一种用于模拟功率开关（例如，匪0S功率 管）的控制装置，包括：电容(例如，电容C0 )，该电容的上极板经由二极管(例如，二极管D0) 与模拟功率开关的栅极连接并且经由第一开关(例如，开关P1)与输入电压(例如，丨旦定电压 AVDD、斜坡电压Vramp、或者它们的组合)连接，该电容的下极板经由第二开关（例如，开关 P3)与模拟功率开关的源极连接并且经由第三开关(例如，开关N2)与地连接；以及逻辑控制 组件(例如，逻辑控制电路430)，被配置为通过控制第一开关、第二开关、以及第三开关的闭 合与断开来控制上述电容充电与放电，从而控制模拟功率开关导通与截止，其中当第一开 关和第三开关闭合、第二开关断开时上述电容充电，当第一开关和第三开关断开、第二开关 闭合时上述电容放电。
[0044] 换言之，本发明提供了一种用于模拟功率开关(例如，匪0S功率管）的控制方法，包 括:使电容(例如，电容C0)的上极板经由二极管(例如，二极管D0)与模拟功率开关的栅极连 接并且经由第一开关(例如，开关p 1)与输入电压（例如，恒定电压AVDD、斜坡电压Vramp、或 者它们的组合)连接;使电容的下极板经由第二开关(例如，开关P3)与模拟功率开关的源极 连接并且经由第三开关(例如，开关N2)与地连接；以及通过控制第一开关、第二开关、以及 第三开关的闭合与断开来控制上述电容充电与放电，从而控制模拟功率开关导通与截止， 其中当第一开关和第三开关闭合、第二开关断开时上述电容充电，当第一开关和第三开关 断开、第二开关闭合时上述电容放电。
[0045] 在根据本发明实施例的用于模拟功率开关的控制装置和方法中，电容的上下极板 之间的压差不大，所以无需采用大电容或级联电容来实现高耐压的电容，因此可以有效地 降低实现根据本发明实施例的用于模拟功率开关的控制装置和方法的芯片C的成本。
[0046] 本发明可以以其他的具体形式实现，而不脱离其精神和本质特征。例如，特定实施 例中所描述的算法可以被修改，而系统体系结构并不脱离本发明的基本精神。因此，当前的 实施例在所有方面都被看作是示例性的而非限定性的，本发明的范围由所附权利要求而非 上述描述定义，并且，落入权利要求的含义和等同物的范围内的全部改变从而都被包括在 本发明的范围之中。
【主权项】
1. 一种用于模拟功率开关的控制装置，包括： 电容，所述电容的上极板经由二极管与所述模拟功率开关的栅极连接并且经由第一开 关与输入电压连接，所述电容的下极板经由第二开关与所述模拟功率开关的源极连接并且 经由第三开关与地连接；以及 逻辑控制组件，被配置为通过控制所述第一开关、所述第二开关、以及所述第三开关的 闭合与断开来控制所述电容充电与放电，从而控制所述模拟功率开关导通与截止，其中 当所述第一开关和所述第三开关闭合、所述第二开关断开时所述电容充电，当所述第 一开关和所述第三开关断开、所述第二开关闭合时所述电容放电。2. 如权利要求1所述的控制装置，其中，所述逻辑控制组件基于时钟信号生成用于控制 所述第一开关的闭合与断开的第一开关控制信号、用于控制所述第二开关的闭合与断开的 第二开关控制信号、以及用于控制所述第三开关的闭合与断开的第三开关控制信号。3. 如权利要求1所述的控制装置，其中，所述模拟功率开关的栅极经由第四开关与地连 接，所述逻辑控制组件通过控制所述第四开关的闭合与断开来控制所述模拟功率开关的使 能与禁用。4. 如权利要求1所述的控制装置，还包括： 电压选择组件，被配置为选择斜坡电压和恒定电压中的一者作为所述输入电压。5. 如权利要求4所述的控制装置，其中，所述电压选择组件在所述逻辑控制组件的控制 下选择所述斜坡电压和所述恒定电压中的一者作为所述输入电压。6. 如权利要求1所述的控制装置，其中，所述二极管由栅极和源极连接在一起的P沟道 金属氧化物半导体晶体管实现。7. 如权利要求3所述的控制装置，其中，所述第一开关和所述第二开关由P沟道金属氧 化物半导体晶体管实现，所述第三开关和所述第四开关由N沟道金属氧化物半导体晶体管 实现。8. 如权利要求3所述的控制装置，其中，所述第一至第四开关由传输门实现。9. 如权利要求3所述的控制装置，其中，所述第一至第四开关的内阻按它们各自的开关 速度和导通能力被调配。10. 根据权利要求1所述的控制装置，其中，所述输入电压是斜坡电压和恒定电压中的 一者或它们的组合。11. 一种用于模拟功率开关的控制方法，包括： 使电容的上极板经由二极管与模拟功率开关的栅极连接并且经由第一开关与输入电 压连接； 使电容的下极板经由第二开关与所述模拟功率开关的源极连接并且经由第三开关与 地连接；以及 通过控制所述第一开关、所述第二开关、以及所述第三开关的闭合与断开来控制所述 电容充电与放电，从而控制所述模拟功率开关导通与截止，其中 当所述第一开关和所述第三开关闭合、所述第二开关断开时所述电容充电，当所述第 一开关和所述第三开关断开、所述第二开关闭合时所述电容放电。12. 如权利要求11所述的控制方法，其中，基于时钟信号生成用于控制所述第一开关的 闭合与断开的第一开关控制信号、用于控制所述第二开关的闭合与断开的第二开关控制信 号、以及用于控制所述第三开关的闭合与断开的第三开关控制信号。13. 如权利要求11所述的控制方法，还包括： 使所述模拟功率开关的栅极经由第四开关与地连接； 通过控制所述第四开关的闭合与断开来控制所述模拟功率开关的使能与禁用。14. 如权利要求11所述的控制方法，还包括： 使用斜坡电压和恒定电压中的一者或它们的组合作为所述输入电压。15. 如权利要求11所述的控制方法，其中，使用栅极和源极连接在一起的P沟道金属氧 化物半导体晶体管来实现所述二极管。16. 如权利要求13所述的控制方法，其中，使用P沟道金属氧化物半导体晶体管来实现 所述第一开关和所述第二开关，并且使用N沟道金属氧化物半导体晶体管来实现所述第三 开关和所述第四开关。17. 如权利要求13所述的控制方法，其中，使用传输门来实现所述第一至第四开关。18. 如权利要求13所述的控制方法，其中，按照所述第一至第四开关各自的开关速度和 导通能力调配它们的内阻。
【文档编号】H03K17/687GK106027013SQ201610464952
【公开日】2016年10月12日
【申请日】2016年6月23日
【发明人】李淼, 罗强, 方烈义
【申请人】昂宝电子（上海）有限公司