+5VA相接，所述DDS芯片U2的第6引脚还通过并联的电容CllO和电容C120接地，所述DDS芯片U2的第11引脚还通过电容C122接地，所述DDS芯片U2的第I引脚、第2引脚、第5引脚、第10引脚、第15引脚、第19引脚、第24引脚、第26引脚、第27引脚和第28引脚均接地。
[0020]另外，为了接线的方便，还将外部+5V电源的数字供电输出端+5VD接到所述外部电源及控制信号输入接口 P5的第I引脚，将外部+5V电源的模拟供电输出端+5VA接到所述外部电源及控制信号输入接口 P5的第2引脚，这样与外部+5V电源的数字供电输出端+5VD相接的各引脚均接到所述外部电源及控制信号输入接口 P5的第I引脚，与外部+5V电源的模拟供电输出端+5VA相接的各引脚均接到所述外部电源及控制信号输入接口 P5的第2引脚。
[0021]如图1所示，本实施例中，所述第一射频信号输出电路2包括型号为T1-6T的射频变压器U4和具有2个引脚的射频信号输出接口 P2，所述射频变压器U4的初级线圈的两端分别与所述DDS芯片Ul的第20引脚和第21引脚相接，所述射频变压器U4的初级线圈的两端之间接有电阻Rl 11，所述射频变压器U4的初级线圈的中间抽头通过电阻Rl 13接地，所述射频变压器U4的次级线圈的一端与射频信号输出接口 P2的第I引脚相接，所述射频变压器U4的次级线圈的另一端接地，所述射频信号输出接口 P2的第2引脚接地。
[0022]如图1所示，本实施例中，所述第二射频信号输出电路3由电阻R123a、电容C185a和具有2个引脚的射频信号输出接口 P3组成，所述射频信号输出接口 P3的第I引脚通过电容C185a与所述DDS芯片Ul的第21引脚相接，所述电容C185a与所述DDS芯片Ul的第21引脚的连接端通过电阻R123a接地，所述射频信号输出接口 P3的第2引脚接地。
[0023]如图1所示，本实施例中，所述第三射频信号输出电路4由电阻R123、电容C185和具有2个引脚的射频信号输出接口 P4组成，所述射频信号输出接口 P4的第I引脚通过电容C185与所述DDS芯片Ul的第20引脚相接，所述电容C185与所述DDS芯片Ul的第20引脚的连接端通过电阻R123接地，所述射频信号输出接口 P4的第2引脚接地。
[0024]本实用新型使用时，在外部时钟输入接口 Pl上接入频率范围为10MHz?180MHz之间的任一频率的时钟信号，将所述外部电源及控制信号输入接口 P5的第I引脚和第2引脚分别接到外部+5V电源的数字供电输出端+5VD和模拟供电输出端+5VA，并将所述外部电源及控制信号输入接口 P5的第4?8引脚接到外部控制器(如单片机、ARM微处理器、DSP数字信号处理器、FPGA等)的1端口上；所述外部电源及控制信号输入接口 P5的第4引脚用于接入同步控制信号，然后输出给芯片74AC74SC，芯片74AC74SC输出的信号再输出给所述DDS芯片Ul和DDS芯片U2，使所述DDS芯片Ul和DDS芯片U2两路DDS信号精确同步；所述外部电源及控制信号输入接口 P5的第5引脚用于接入控制时钟信号，对所述DDS芯片Ul和DDS芯片U2的控制命令写入需要在此时钟的控制下完成；所述外部电源及控制信号输入接口 P5的第6引脚用于接入复位信号，该同步信号源启动时需要利用此信号完成所述DDS芯片Ul和DDS芯片U2的复位；所述外部电源及控制信号输入接口 P5的第7引脚用于接入给DDS芯片Ul提供的控制命令数据，所述外部电源及控制信号输入接口 P5的第8引脚用于接入给DDS芯片U2提供的控制命令数据；所述DDS芯片Ul产生的射频信号差分输出给第一射频信号输出电路2，经过第一射频信号输出电路2中的射频变压器U4将差分信号转换为单端信号并进行阻抗匹配后，通过射频信号输出接口 P2输出；所述DDS芯片U2产生的两路射频信号分别通过第二射频信号输出电路3中的射频信号输出接口 P3和第三射频信号输出电路4中的射频信号输出接口 P4输出。
[0025]以上所述，仅是本实用新型的较佳实施例，并非对本实用新型作任何限制，凡是根据本实用新型技术实质对以上实施例所作的任何简单修改、变更以及等效结构变化，均仍属于本实用新型技术方案的保护范围内。
【主权项】
1.一种基于DDS的同步信号源，其特征在于:包括型号均为AD9851的DDS芯片Ul和DDS芯片U2，用于使DDS芯片Ul和DDS芯片U2的相位同步的相位同步电路(I)，以及用于接入外部时钟的外部时钟输入接口 Pl和用于接入外部电源及控制信号的外部电源及控制信号输入接口 P5 ;所述DDS芯片Ul的地20引脚和第21引脚上接有第一射频信号输出电路(2)，所述DDS芯片U2的第21引脚上接有第二射频信号输出电路(3)，所述DDS芯片U2的第20引脚上接有第三射频信号输出电路(4);所述外部时钟输入接口 Pl为具有2个引脚的接口，所述外部电源及控制信号输入接口 P5为具有8个引脚的接口，所述DDS芯片Ul的第7引脚和DDS芯片U2的第7引脚均与所述外部电源及控制信号输入接口 P5的用于接入控制时钟信号的第5引脚相接，所述DDS芯片Ul的第12引脚通过电阻RllO接地，所述DDS芯片U2的第12引脚通过电阻R120接地，所述DDS芯片Ul的第22引脚和DDS芯片U2的第22引脚均与所述外部电源及控制信号输入接口 P5的用于接入复位信号的第6引脚相接，所述DDS芯片Ul的第25引脚与所述外部电源及控制信号输入接口 P5的用于接入给DDS芯片Ul提供的控制命令数据的第7引脚相接，所述DDS芯片U2的第25引脚与所述外部电源及控制信号输入接口 P5的用于接入给DDS芯片U2提供的控制命令数据的第8引脚相接；所述相位同步电路(I)包括芯片74AC74SC，所述芯片74AC74SC的第2引脚与所述外部电源及控制信号输入接口 P5的用于接入同步控制信号的第4引脚相接，所述芯片74AC74SC的第3引脚和第11引脚，以及所述DDS芯片Ul的第9引脚和DDS芯片U2的第9引脚均与所述外部时钟输入接口 Pl的第I引脚相接，所述芯片74AC74SC的第12引脚与第5引脚相接，所述DDS芯片Ul的第8引脚和DDS芯片U2的第8引脚均与所述芯片74AC74SC的第9引脚相接。
2.按照权利要求1所述的一种基于DDS的同步信号源，其特征在于:所述第一射频信号输出电路(2)包括型号为T1-6T的射频变压器U4和具有2个引脚的射频信号输出接口P2，所述射频变压器U4的初级线圈的两端分别与所述DDS芯片Ul的第20引脚和第21引脚相接，所述射频变压器U4的初级线圈的两端之间接有电阻Rl 11，所述射频变压器U4的初级线圈的中间抽头通过电阻Rl 13接地，所述射频变压器U4的次级线圈的一端与射频信号输出接口 P2的第I引脚相接，所述射频变压器U4的次级线圈的另一端接地，所述射频信号输出接口 P2的第2引脚接地。
3.按照权利要求1所述的一种基于DDS的同步信号源，其特征在于:所述第二射频信号输出电路⑶由电阻R123a、电容C185a和具有2个引脚的射频信号输出接口 P3组成，所述射频信号输出接口 P3的第I引脚通过电容C185a与所述DDS芯片Ul的第21引脚相接，所述电容C185a与所述DDS芯片Ul的第21引脚的连接端通过电阻R123a接地，所述射频信号输出接口 P3的第2引脚接地。
4.按照权利要求1所述的一种基于DDS的同步信号源，其特征在于:所述第三射频信号输出电路⑷由电阻R123、电容C185和具有2个引脚的射频信号输出接口 P4组成，所述射频信号输出接口 P4的第I引脚通过电容C185与所述DDS芯片Ul的第20引脚相接，所述电容C185与所述DDS芯片Ul的第20引脚的连接端通过电阻R123接地，所述射频信号输出接口 P4的第2引脚接地。
【专利摘要】本实用新型公开了一种基于DDS的同步信号源，包括型号均为AD9851的DDS芯片U1和DDS芯片U2，用于使DDS芯片U1和DDS芯片U2的相位同步的相位同步电路，以及用于接入外部时钟的外部时钟输入接口P1和用于接入外部电源及控制信号的外部电源及控制信号输入接口P5；DDS芯片U1的地20引脚和第21引脚上接有第一射频信号输出电路，DDS芯片U2的第21引脚上接有第二射频信号输出电路，DDS芯片U2的第20引脚上接有第三射频信号输出电路；相位同步电路包括芯片74AC74SC。本实用新型电路结构简单，实现方便，相位同步度高，温度漂移特性好，工作可靠性高，通用性强，使用效果好，便于推广使用。
【IPC分类】H03L7-16
【公开号】CN204539122
【申请号】CN201520342410
【发明人】王静
【申请人】西安科技大学
【公开日】2015年8月5日
【申请日】2015年5月25日