复位电路及电子设备的制造方法
【专利摘要】本实用新型涉及电子设备技术领域，特别是一种复位电路及电子设备。该复位电路包括指令采集电路模块、脉冲整形电路模块、时钟电路模块以及带定时计数功能的复位产生电路模块；所述指令采集电路模块用于采集用户输入的复位指令；所述脉冲整形电路模块用于根据所述时钟电路模块提供的时钟源，将所述电平数字信号整形成带复位请求的脉冲信号，并输出给所述复位产生电路模块；所述复位产生电路模块用于将所述带复位请求的脉冲信号处理为触发复位操作的复位信号。本实用新型实施例提供的复位电路及电子设备可以抑制外部抖动，提高复位操作的可靠性，提高用户体验度。
【专利说明】
复位电路及电子设备
技术领域
[0001]本实用新型涉及电子电路技术领域，尤其涉及一种复位电路及电子设备。
【背景技术】
[0002]复位电路是一种广泛应用在电子产品中，为提高电子产品运行的可靠性而专门设计的基础电路。很多电子产品在运行过程中偶尔会出现软件卡死(死机)的情况，或者设备的账号密码等参数配置忘记而无法操作设备时，遇到这些情况时，若无可以操作的硬件复位电路，则只能通过拆机返修的方式对系统软件进行复位，这样不仅操作麻烦，而且还会造成时间上的不必要浪费。
[0003]现有的复位电路大多为点触式按键复位电路，即在电子产品上设计的复位按键基本均选用接触式按键，用于复位操作。通过按压接触式复位按键，来达到控制系统软件复位，重启设备运行的目的。在电子产品上采用这种按键复位电路设计方式，经常会出现电子产品在正常运行过程中由于用户不小心按下了复位按键，而导致系统软件错误地进入复位状态的情况，从而影响了电子产品的正常运行和用户的使用体验。
[0004]为了避免用户的误操作，现有的一种解决办法是将复位按键完全内嵌于产品的壳体内，即在电子产品的壳体上设计复位针孔，将复位按键内置于复位针孔中，通过触发针孔中的复位按键，控制系统复位。另一种解决办法是增加按压复位按键的时间，一般会在3秒以之上，当用户短时间(误操作)按下按键时不会造成复位。这两种解决办法虽然可以解决误复位的问题，但是用户在每次执行复位操作时，必须找到一种针状物体伸入到复位针孔中，才能触及到复位按键，或者要默数一定规定的时间才能够正确的执行复位操作，这无疑增加了用户执行复位操作的难度，降低的复位操作的可靠性。
【实用新型内容】
[0005]有鉴于此，本实用新型实施例的目的在于提供一种复位电路及电子设备，以提高复位操作的可靠性。
[0006]本实用新型实施例提供的复位电路，包括指令采集电路模块、脉冲整形电路模块、时钟电路模块以及带定时计数功能的复位产生电路模块；
[0007]所述指令采集电路模块，用于采集用户输入的复位指令，将所述复位指令转换为电平数字信号后输出到所述脉冲整形电路模块；
[0008]所述脉冲整形电路模块，其信号输入端与所述指令采集电路模块的输出端相连，其时钟输入端与所述时钟电路模块的输出端相连，用于根据所述时钟电路模块提供的时钟源，将所述电平数字信号整形成带复位请求的脉冲信号，并输出给所述复位产生电路模块；
[0009]所述复位产生电路模块，其输入端连接所述脉冲整形电路模块的输出端，用于将所述带复位请求的脉冲信号处理为触发复位操作的复位信号。
[0010]较优地，所述指令采集电路模块包括拨码开关，所述指令采集电路模块采集用户拨动所述拨码开关输入的复位指令。
[0011]较优地，所述指令采集电路模块还包括数据选通芯片，所述数据选通芯片的输出端为所述指令采集电路模块的输出端，所述拨码开关一端连接接地，另一端连接所述数据选通芯片的两个数据输入端。
[0012]较优地，所述指令采集电路模块还包括第一电阻和第一电容，所述拨码开关通过所述第一电阻连接第一供电端，所述第一电容与所述拨码开关并联。
[0013]较优地，所述脉冲整形电路模块包括两个D触发器、第一非门、一个与门和两个与非门，所述两个D触发器的信号输入端为所述脉冲整形电路模块的信号输入端，所述两个D触发器的时钟输入端为所述脉冲整形电路模块的时钟输入端，所述与门的输出端为所述脉冲整形电路模块的输出端，所述数据选通芯片的一个输出端通过所述第一非门连接至一个所述D触发器的信号输入端，所述数据选通芯片的另一个输出端连接至另一个所述D触发器的信号输入端，所述两个D触发器的输出端分别连接一个所述与非门的输入端，所述两个与非门的输出端均连接至所述与门的输入端。
[0014]较优地，所述时钟电路模块包括第二电容和依次串联的第二非门、第三非门、第二电阻、第四非门，所述第二非门的输入端和所述第四非门的输出端均为所述时钟电路模块的输出端，所述第二电容与所述第三非门并联，所述第二非门的输入端和第四非门的输出端均连接所述两个D触发器的时钟输入端。
[0015]较优地，所述复位产生电路模块包括定时芯片、二极管、第三电阻及第三电容，所述定时芯片的低触发端为所述复位产生电路模块的输入端，所述与门的输出端连接所述定时芯片的低触发端，所述二极管的正极连接至所述定时芯片的低触发端，所述二极管的负极连接第二供电端，所述第三电阻的一端连接所述第二供电端，所述第三电阻的另一端连接至所述定时芯片的高触发端，所述第三电容的一端接地，所述第三电容的另一端连接至所述定时芯片的放电端。
[0016]较优地，所述复位产生电路模块还包括隔直电容，所述与门的输出端通过所述隔直电容连接至所述定时芯片的低触发端。
[0017]较优地，所述复位产生电路还包括第五非门，所述定时芯片的输出端连接所述第五非门的输入端。
[0018]本实用新型较佳实施例提供的电子设备，包括本实用新型任一实施例提供的复位电路和响应单元，所述响应单元与所述复位产生电路模块的输出端连接，用于响应所述复位产生电路模块产生的复位信号。
[0019]与现有技术相比，本实用新型实施例提供的复位电路及电子设备，通过指令采集电路模块、脉冲整形电路模块、时钟电路模块和复位产生电路模块的设置，脉冲整形电路模块根据所述时钟电路模块提供的时钟源，将由复位指令转换得到的电平数字信号整形成带复位请求的脉冲信号，可以抑制外部抖动，提高复位操作的可靠性。复位信号由带复位请求的脉冲信号产生，取代用户输入(按压设定时间)，提高了用户体验度。
[0020]为使本实用新型的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
【附图说明】
[0021]为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本实用新型的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0022]图1为本实用新型较佳实施例提供的复位电路的结构示意图。
[0023]图2为本实用新型较佳实施例提供的复位电路的电气原理图。
[0024]主要元件符号说明
[0025]复位电路10；指令采集电路模块100 ；脉冲整形电路模块200 ；时钟电路模块300 ；复位产生电路模块400;响应单元20。
【具体实施方式】
[0026]下面将结合本实用新型实施例中附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。基于本实用新型的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0027]应注意到:相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本实用新型的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
[0028]参阅图1，图1为本实用新型提供的复位电路10的结构示意图。所述复位电路10包括指令采集电路模块100、脉冲整形电路模块200、时钟电路模块300以及带定时计数功能的复位产生电路模块400。具体如下:
[0029]所述指令采集电路模块100，用于采集用户输入的复位指令，将所述复位指令转换为电平数字信号后输出到所述脉冲整形电路模块200;
[0030]所述脉冲整形电路模块200，其输入端分别与所述指令采集电路模块100的输出端和所述时钟电路模块300的输出端相连，用于根据所述时钟电路模块300提供的时钟源，将所述电平数字信号整形成带复位请求的脉冲信号，并输出给所述复位产生电路模块400;
[0031]所述复位产生电路模块400，其输入端连接所述脉冲整形电路模块200的输出端，用于将所述带复位请求的脉冲信号处理为触发复位操作的复位信号。
[0032]在本实用新型实施例中，指令采集电路模块100采集用户输入的复位指令为高/低电平信号。复位电路10应用于电子设备时，当电子设备上电后时钟电路模块300产生固定频率的时钟信号，该时钟信号输出到脉冲整形电路模块200的时钟输入端，指令采集电路模块100输出的高/低电平信号输出到脉冲整形电路模块200的信号输入端，脉冲整形电路模块200根据时钟信号将高/低电平信号整形成带复位请求的脉冲信号，复位产生电路模块400则将该脉冲信号处理为复位信号，以触发复位操作。复位指令通过脉冲整形电路和复位产生电路模块400后生成能够满足后级响应单元20的复位信号，由于复位产生电路模块400自带定时计数功能，故不需要人为计算复位时间长度，从而降低用户复位操作的难度。
[0033]请参阅图2，为本实用新型较佳实施例提供的复位电路10的电气原理图。
[0034]本实施例中，所述复位电路10包括指令采集电路模块100、脉冲整形电路模块200、时钟电路模块300以及带定时计数功能的复位产生电路模块400。
[0035]所述指令采集电路模块100用于采集用户输入的复位指令，将所述复位指令转换为电平数字信号后输出到所述脉冲整形电路模块200。
[0036]具体的，所述指令采集电路模块100包括拨码开关Jl，所述指令采集电路模块100采集用户拨动所述拨码开关Jl输入的复位指令。所谓拨码开关Jl即是通过拨动开关以改变拨码开关Jl的状态，其拨动需要按一定方向拨动且需人为用力，故其可有效防止用户的误点击操作，利用拨动开关Jl拨动过程中的电平变化产生复位指令。
[0037]进一步的，所述指令采集电路模块100还包括数据选通芯片Ul，本实施例中，数据选通芯片Ul由UlA和UlB两部分构成，UlA和UlB功能均相同，集成在一个芯片中，数据选通芯片Ul芯片型号可选用74HC139。所述数据选通芯片Ul的输出端为所述指令采集电路模块100的输出端，所述拨码开关Jl 一端连接接地，另一端分别连接UlA和UlB的数据输入端，高/低电平数字信号经过数据选通之后分别由UlA和UlB的YO端输出。
[0038]进一步的，所述指令采集电路模块100还包括上拉电阻Rl(对应于权利要求中的第一电阻)和滤波电容Cl(对应于权利要求中的第一电容)，所述拨码开关Jl通过所述上拉电阻Rl连接VCC(对应权利要求中的所述第一供电端)，所述滤波电容Cl与所述拨码开关Jl并联。
[0039]所述脉冲整形电路模块200，其信号输入端与所述指令采集电路模块100的输出端相连，其时钟输入端与所述时钟电路模块300的输出端相连，用于根据所述时钟电路模块300提供的时钟源，将所述电平数字信号整形成带复位请求的脉冲信号，并输出给所述复位产生电路模块400。
[0040]具体的，所述脉冲整形电路模块200包括两个D触发器、一个非门U4A(U4芯片中的一部分，对应于权利要求中的所述第一非门)、一个与门芯片U6(对应于权利要求中的所述与门)和一个与非门芯片U5(包括U4A、U4B两个与非门，对应于权利要求中的所述两个与非门)，两个D触发器为分别图中所示U2、U3，D触发器U2由U2A和U2B两部分构成，D触发器U3由U3A和U3B两部分构成。所述D触发器U2和D触发器U3的信号输入端(D引脚)为所述脉冲整形电路模块200的信号输入端，所述D触发器U2和D触发器U3的时钟输入端(CP引脚)为所述脉冲整形电路模块200的时钟输入端，与门芯片U6的输出端为所述脉冲整形电路模块200的输出端。D触发器U2和D触发器U3芯片型号可选用CC4013，与非门芯片U5型号可选用⑶4011，与门芯片U6型号可选CC408UU1A的输出经过非门U4A转换后连接到U2A的D脚(信号输入端)输入，U2A的Q脚输出连接到U2B输入，U2A的Q脚输出与U2B的/Q脚输出分别连接到U5A的两个输入端;UlB输出连接到U3A的D脚输入，U3A的Q脚输出连接到U3B的D脚输入，U3A的Q脚输出和U3B的/Q脚输出分别连接到U5B的两个输入端，U5A的Y脚输出和U5B的Y脚输出分别连接到与门芯片U6的两个输入端，最后由与门芯片U6的Y脚输入信号。
[0041 ]所述时钟电路模块300，其输出端与所述脉冲整形电路模块200的时钟输入端连接，用于产生固定频率的时钟信号。
[0042]具体的，时钟电路模块300包括非门芯片U4(包括三个依次串联的非门U4B、U4C、U4D，分别对应于权利要求中的第二非门、第三非门、第四非门)和电阻R2(对应于权利要求中的第二电阻)、电容C2(对应于权利要求中的第二电容)，非门芯片U4芯片可选用CC4069，电路设计为一个时钟发生器，U4B，U4C，U4D依次连接，电阻R2串联于U4C与U4D之间，电容C2与U4C并联，U4B的输入端和U4D的输出端均连接所述两个D触发器(U2A、U2B、U3A、U3B)的时钟输入端(CP脚)。在系统上电后即可产生固定频率的时钟信号，其时钟信号的频率由电阻R2和电容C2决定，通过调整电阻R2和电容C2的参数值可对时钟频率进行调整，该时钟信号输出连接到D触发器U2和D触发器U3的时钟输入管脚，为脉冲整形电路模块200提供时钟源。
[0043]所述复位产生电路模块400，其输入端连接所述脉冲整形电路模块200的输出端，用于将所述带复位请求的脉冲信号处理为触发复位操作的复位信号。
[0044]具体的，复位产生电路模块400包括定时芯片U7、电容C4(对应于权利要求中的第三电容)、电阻R4(对应于权利要求中的第三电阻)、二极管D1，定时芯片U7可选用NE555，二极管Dl为反向嵌位二极管，电阻R4，电容C4构成放电回路，其值大小可决定复位时长。定时芯片U7的的TL输入脚(低触发端)为所述复位产生电路模块400的输入端，经与门芯片U6的Y脚输出连接到定时芯片U7的TL输入脚，二极管Dl的正极连接至定时芯片U7的TL输入脚，二极管DI的负极连接VCC(对应于权利要求中的第二供电端)，电阻R4的一端连接所述VCC，电阻R4的另一端连接至定时芯片U7的TH输入脚(高触发端)，电容C4的一端接地，电容C4的另一端连接至定时芯片U7的DC脚(放电端)，信号经过定时芯片U7内部电路后由OUT脚输出。
[0045]进一步的，所述复位产生电路模块400还包括隔直电容C3，与门芯片U6的Y脚输出通过所述隔直电容C3连接至定时芯片U7的TL输入脚。
[0046]进一步的，所述复位产生电路还包括上拉电阻R3和滤波电容C5，上拉电阻R3的一端连接定时芯片U7的TL输入脚，另一端连接至第二供电端;滤波电容C5的一端接地，另一端连接定时芯片U7的CV脚。
[0047]进一步的，所述复位产生电路还包括非门芯片U8(对应于权利要求中的第五非门)，定时芯片U7的OUT脚连接非门芯片U8的输入端。非门芯片U8可选用CC4069。
[0048]复位电路10应用于电子设备后，非门芯片U8的第8脚输出连接到电子设备的响应单元20，响应单元20接收非门芯片U8输出的复位信号后执行具体的操作指令。
[0049]需要说明的是，本实施例中，默认复位有效电平为低电平，针对默认复位有效电平为高电平的响应单元20，则不需要非门芯片U8。
[0050]结合图2，对本实施例提供的复位电路10的工作原理说明。
[0051]在用户没有拨动拨码开关Jl的状态下，拨码开关Jl的电平状态会固定在0(低电平)或1(高电平)其中之一，经过数据选通芯片Ul、D触发器U2、D触发器U3、与非门芯片U5、与门芯片U6的锁存、反相、与非逻辑之后，与门芯片U6的输出均一直保持在I (高电平)，定时芯片U7的定时电路不会启动，故其输出为0(低电平)，经过非门芯片U8反相之后输出1(高电平)，响应单元20不动作，即不执行复位操作(默认复位有效电平为低电平)。
[0052]当用户拨动拨码开关Jl时，会产生两种电平状态变化:从0(低电平)到1(高电平)跳变，或者从1(高电平)到0(低电平)跳变，经过UlA和UlB之后将一路信号分成两路电平变化一样的信号，U3A，U3B，U5B捕捉从O到I产生的跳变信号，U4A，U2A，U2B，U5A捕捉从I到O产生的跳变信号，最终经过与门芯片U6合并为捕捉用户操作的响应脉冲，响应脉冲即带复位请求的脉冲信号，响应脉冲会启动定时芯片U7的定时电路，产生一定时间宽度的高电平有效脉冲信号，该脉冲信号的有效电平宽度由电阻R4、电容C4决定，可调整，可以满足大部分响应单元20的复位信号时序要求，最终经过与门芯片U8的电平转换后生成满足响应单元20的复位信号，响应单元20执行复位操作指令后复位成功。
[0053]本较佳实施例提供的复位电路10，采用拨码开关Jl采集用户的复位指令，拨码开关Jl在拨动的前后中有明显的观察方法，拨动前后开关的位置发生变化，可以让人很直观的知道是否拨动成功，即复位指令是否输入成功，提高复位操作的可靠性，且拨动拨码开关Jl需要一定的方向和用力，避免了误操作导致系统复位的情况发生。另外用户复位指令的输入没有时间要求，不轻轻一拨动就实现了，操作简便，用户体验度高。
[0054]复位时序的要求，也就是通俗意义上的需要按几秒复位，现有技术是通过产品内部主芯片软件控制，对用户要求高(需默数时间)，用户体验差，防抖动能力差(一次成功机率低)。本较佳实施例提供的复位电路10采用D触发器采用时钟同步，可抑制外部抖动，采用555定时器芯片由硬件产生复位时序，取代用户的输入，从而达到提升用户体验，提高复位可靠性的效果。
[0055]本实用新型实施例还提供了一种电子设备，包括本实用新型实施例提供的复位电路10，还包括响应单元20，所述响应单元20与所述复位产生电路模块400的输出端连接，用于响应所述复位产生电路模块400产生的复位信号，执行复位操作。
[0056]所述电子设备可以是手机、平板电脑、笔记本电脑、耳机等设备。
[0057]以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。应注意至IJ:相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
[0058]在本实用新型的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该实用新型产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
[0059]在本实用新型的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接;可以是机械连接，也可以是电连接;可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
[0060]以上所述，仅为本实用新型的【具体实施方式】，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应所述以权利要求的保护范围为准。
【主权项】
1.一种复位电路，其特征在于，包括指令采集电路模块、脉冲整形电路模块、时钟电路模块以及带定时计数功能的复位产生电路模块； 所述指令采集电路模块，用于采集用户输入的复位指令，将所述复位指令转换为电平数字信号后输出到所述脉冲整形电路模块； 所述脉冲整形电路模块，其信号输入端与所述指令采集电路模块的输出端相连，其时钟输入端与所述时钟电路模块的输出端相连，用于根据所述时钟电路模块提供的时钟源，将所述电平数字信号整形成带复位请求的脉冲信号，并输出给所述复位产生电路模块； 所述复位产生电路模块，其输入端连接所述脉冲整形电路模块的输出端，用于将所述带复位请求的脉冲信号处理为触发复位操作的复位信号。2.根据权利要求1所述的复位电路，其特征在于，所述指令采集电路模块包括拨码开关，所述指令采集电路模块采集用户拨动所述拨码开关输入的复位指令。3.根据权利要求2所述的复位电路，其特征在于，所述指令采集电路模块还包括数据选通芯片，所述数据选通芯片的输出端为所述指令采集电路模块的输出端，所述拨码开关一端连接接地，另一端连接所述数据选通芯片的两个数据输入端。4.根据权利要求3所述的复位电路，其特征在于，所述指令采集电路模块还包括第一电阻和第一电容，所述拨码开关通过所述第一电阻连接第一供电端，所述第一电容与所述拨码开关并联。5.根据权利要求3所述的复位电路，其特征在于，所述脉冲整形电路模块包括两个D触发器、第一非门、一个与门和两个与非门，所述两个D触发器的信号输入端为所述脉冲整形电路模块的信号输入端，所述两个D触发器的时钟输入端为所述脉冲整形电路模块的时钟输入端，所述与门的输出端为所述脉冲整形电路模块的输出端，所述数据选通芯片的一个输出端通过所述第一非门连接至一个所述D触发器的信号输入端，所述数据选通芯片的另一个输出端连接至另一个所述D触发器的信号输入端，所述两个D触发器的输出端分别连接一个所述与非门的输入端，所述两个与非门的输出端均连接至所述与门的输入端。6.根据权利要求5所述的复位电路，其特征在于，所述时钟电路模块包括第二电容和依次串联的第二非门、第三非门、第二电阻、第四非门，所述第二非门的输入端和所述第四非门的输出端均为所述时钟电路模块的输出端，所述第二电容与所述第三非门并联，所述第二非门的输入端和第四非门的输出端均连接所述两个D触发器的时钟输入端。7.根据权利要求5所述的复位电路，其特征在于，所述复位产生电路模块包括定时芯片、二极管、第三电阻及第三电容，所述定时芯片的低触发端为所述复位产生电路模块的输入端，所述与门的输出端连接所述定时芯片的低触发端，所述二极管的正极连接至所述定时芯片的低触发端，所述二极管的负极连接第二供电端，所述第三电阻的一端连接所述第二供电端，所述第三电阻的另一端连接至所述定时芯片的高触发端，所述第三电容的一端接地，所述第三电容的另一端连接至所述定时芯片的放电端。8.根据权利要求7所述的复位电路，其特征在于，所述复位产生电路模块还包括隔直电容，所述与门的输出端通过所述隔直电容连接至所述定时芯片的低触发端。9.根据权利要求7所述的复位电路，其特征在于，所述复位产生电路还包括第五非门，所述定时芯片的输出端连接所述第五非门的输入端。10.—种电子设备，其特征在于，包括权利要求1-9任一所述的复位电路和响应单元，所述响应单元与所述复位产生电路模块的输出端连接，用于响应所述复位产生电路模块产生的复位信号。
【文档编号】H03K17/22GK205647472SQ201620489683
【公开日】2016年10月12日
【申请日】2016年5月25日
【发明人】彭正伟
【申请人】杭州树熊网络有限公司