专利名称：一种数字信号基带调制解调器的制作方法
技术领域：
本发明涉及数据通信领域，尤其涉及数字信号的调制解调装置。
目前数字信号基带调制解调的应用越来越广泛，其中，在常规双绞电话线路上，以全双工方式同步传输数据的数字基带调制解调器是最常见的一种，它提供2B+D带宽的通信通道，故又称2B+D基带调制解调器。其中B为64kbps速率的数据通道，D为16kbps速率的控制通道(或称信令通道)，用于控制(或称维护)B通道。数字信号基带调制解调器为短程调制解调器，该调制解调器的U接口采用2B1Q编码(2B1Q编码是将2位二元码转变为1位四元码的编码)，在常规双绞电话线路上以全双工方式与外部实现同步数据传输。用户数据通过串口(以64kbps或128kbps速率)接入，在调制解调器中插入B通道，经U接口接入通信网络传输，其间距离可达5公里。用户数据接口(即串口)总的业务容量为2个B通道，一般配置为双串口结构(每个串口为64kbps速率)。从U接口上接收的通信网络过来的2B数据信号分别通过2个串口传送给两个用户，D通道数据送给基带调制解调器的CPU(传递通信网络与基带调制解调器间的维护信息)或通过串口与用户通信。现有的数字信号基带调制解调器一般采用U接口芯片将2B1Q编码的U接口信号转换成2B+D编码的通用电路接口(以下简称GCI)总线或片间数字接口(以下简称IDL接口)总线信号，由调制解调器CPU(或串口用户)通过专用芯片如ST5451摘取GCI/IDL总线中的D通道数据；再利用可编程逻辑器件中“分复接模块”将B通道中的数据通过串口传给用户。反过来，串口数据通过“分复接模块”插入调制解调器的B通道中，CPU的通信数据通过专用芯片如ST5451插入D通道中，调制解调器再将2B+D数据进行2B1Q编码通过U接口送入通信网络。随着业务对带宽的要求提高，有些业务要求单用户占有2个B通道(128kbps速率)，即将2B的数据由一个串口独占，而现有的基带调制解调器只能用两个串口分别接收一个B通道数据，满足不了此种业务的需求；而且，在某些特定情况下，需要基带调制解调器能从串口提取时钟，并通过U接口将时钟传给U接口对端设备，这样可将整个系统时钟同步于基带调制解调器的用户串口设备，而现有的基带调制解调器却无法使系统时钟保持和用户串口设备同步，同时，由于现有的基带调制解调器中D通道处理采用专用芯片，大大增加了成本。
本发明的目的是提供一种可灵活设置的、能够提供足够带宽的、能使系统时钟保持和用户串口设备同步的、低成本的数字信号基带调制解调器，以解决现有基带调制解调器带宽不足、成本高、以及无法使系统时钟保持和用户串口设备同步的缺陷。
为了完成上述目的，本发明构造了一种数字信号基带调制解调器，包括U接口控制器、串口一、串口二和CPU，其特征在于，还包括B通道数据处理模块、D通道数据处理模块、U接口维护模块和时钟处理模块；所述的U接口控制器通过GCI总线向所述的U接口维护模块发送GCI帧数据，所述的U接口维护模块从GCI帧的2B通道提取用户数据送入所述的B通道数据处理模块；所述的B通道数据处理模块在128K模式下将2B通道数据送到所述的串口一，在64K模式下将2个B通道数据分别送到所述的串口一和串口二；所述的串口一和串口二将处理后的信号发送给用户；同时所述的串口一和串口二将用户数据发送到所述的B通道数据处理模块，所述的B通道数据处理模块通过GCI总线将数据送到所述的U接口控制器；所述的U接口控制器与U接口设备相连接；所述的D通道数据处理模块接收所述的U接口维护模块发送的D通道数据，转换成系统控制和维护信息，由所述的CPU通过总线读取；同时所述的CPU通过所述的D通道数据处理模块将信息送入所述的U接口维护模块，再通过GCI总线送到所述的U接口控制器，所述的U接口控制器处理后送入U接口设备；所述的串口一和串口二接收用户发送的时钟信号，处理后发送到所述的时钟处理模块，所述的时钟处理模块将时钟信号发送到所述的U接口控制器和所述的B通道数据处理模块。
相对于现有的基带调制解调器，本发明所构造的数字信号基带调制解调器能够满足用户对宽带数据传输的需求，使得用户接入的速度达到128kbps，同时本发明还可实现从用户串口提取时钟，保持系统时钟和用户串口设备时钟的同步，满足特定的工程需求；另外，本发明的数字信号基带调制解调器中D通道数据处理模块、U接口维护模块是在可编程逻辑器件中实现的，从而降低了产品成本。
以下结合附图对本发明作进一步描述
图1是2B+D基带调制解调器的应用示意图；图2是现有的2B+D基带调制解调器的结构框图；图3是本发明所述的数字信号基带调制解调器的结构框图。
图1示出了数字信号基带调制解调器的一般运用情况。在该应用中，带U接口的信息处理设备(如带U接口的数字用户板)通过U接口与基带调制解调器交换数据。基带调制解调器通过V.35/V.24串行接口与用户交换数据。实质上，基带调制解调器是将串口上的用户数据通过GCI帧中的2B数据通道，经2B1Q编码成易传输(传输距离达5公里)的U接口信号。完成用户数据的透明传输；同时，利用GCI帧中的D通道，实现基带调制解调器中CPU与通讯网络的网管系统通讯，以达到网管系统对基带调制解调器的监控目的。
图2示出了现有的数字信号基带调制解调器的结构框图，分复接模块将GCI帧中的2B数据与串口数据交换，一般由可编程逻辑器件来实现；D通道处理模块和U接口维护模块(又称D/M通道处理模块)由专用芯片完成。串口一与串口二速率均为64kbps。CPU完成各芯片的初始化及U接口的激活等维护管理功能。但该系统只能将GCI帧中的2B通道数据分别提供给两个串口用户，无法实现将2B通道数据完全提供给一个串口用户，不能满足很多用户的需要；该基带调制解调器只能从U接口提取时钟(由U接口控制器自动完成)，经基带调制解调器中时钟处理模块处理后生成基带调制解调器所需的各种时钟信号，而不能从串口提取时钟，使系统时钟同步于串口所接设备，这样就不能满足某些特定环境；同时，一般基带调制解调器中的很多部件都采用可编程逻辑器件，而现有的基带调制解调器则没有将D通道处理模块放在可编程逻辑器件中实现，从而无法降低系统成本。
图3示出为本发明的数字信号基带调制解调器，B通道数据处理模块、D通道数据处理模块、U接口维护模块和时钟处理模块在可编程逻辑器件FPGA中实现。U接口控制器完成2B1Q线路信号和GCI总线信号之间信号转换；B通道数据处理模块以512KHz时钟将GCI总线中的2B通道数据采样暂存，若以128KHz时钟将暂存器中的前8位和后8位数据分别移位输出给两个串口，则基带调制解调器可接两个64kbps速率用户；若以256KHz时钟将暂存器中的16位数据移位输出给单个串口，则基带调制解调器将2B通道(128kbps速率)带宽分配给一个用户。反过来，64kbps/128kbps串口数据通过B通道数据处理模块的转换，复接到GCI帧(GCI帧是GCI总线上的数据排列结构)中，再通过U接口控制器控制的U接口转换成2B1Q线路信号。GCI帧中的D通道信号由D通道数据处理模块进行HDLC处理，处理后的数据可由CPU读入。反过来，CPU将通信信令送入D通道数据处理模块，经该D通道数据处理模块处理后插入GCI总线的D通道中，再经U接口控制器转换成2B1Q线路信号发送出去。U接口维护模块完成U接口的激活，去激活维护功能。现有调制解调器一般工作于网络终端方式(即NT模式)，其中U接口控制器从U接口线路提取时钟(包括8KHz时钟及512KHz时钟)，调制解调器及与调制解调器串口相连的用户时钟都为此提取时钟或其分频。为实现系统同步于用户时钟功能，本调制解调器可设置其工作于线路终端方式(LT模式)，则调制解调器U接口的对端设备(工作于NT模式)可从U接口提取时钟(此时钟同步于用户时钟)作为其系统时钟。
U接口维护模块从GCI帧中2B通道提取用户数据送入B通道数据处理模块。根据用户的“128K/64K”模式设定值(由拨码开关设置)，若为128K模式，则B通道数据处理模块以时钟处理模块提供的128KHz时钟将2B通道数据全部送到串口一；若为64K模式，B通道数据处理模块以时钟处理模块提供的64KHz时钟将2个B通道数据分别送到串口一和串口二，每路串口拥有64Kbps速率用户数据，各串口再将串口数据经处理转换为V.35/V.24信号发给用户。同时，U接口维护模块从GCI帧中D通道提取D通道数据送入D通道数据处理模块，D通道数据处理模块对此数据进行HDLC解包处理(高级数据链路控制协议-HighData Link Control)，处理后的数据为系统控制、维护信息，CPU可通过总线读取此信息，完成CPU与通讯网中网管间的通讯。与此同时，CPU信息通过D通道数据处理模块的HDLC封包处理连入U接口维护模块，将其插入GCI帧D通道中，再通过GCI总线送到U接口控制器，U接口控制器经2B1Q编码转换为U接口信号与通讯网络相连，这样就将CPU的信息送入通讯网络；同理，用户1、用户2数据通过串口一和串口二将数据传给B通道数据处理模块，在B通道数据处理模块中将用户数据插入GCI帧2B通道中，B通道数据处理模块通过GCI总线再将用户数据送到U接口控制器，U接口控制器经2B1Q编码将其转换为U接口信号送入通讯网络中。所述的CPU采用Intel公司生产的8031单片机。
权利要求
1.一种数字信号基带调制解调器，包括U接口控制器、串口一、串口二和CPU，其特征在于，还包括B通道数据处理模块、D通道数据处理模块、U接口维护模块和时钟处理模块；所述的U接口控制器通过GCI总线向所述的U接口维护模块发送GCI帧数据，所述的U接口维护模块从GCI帧的2B通道提取用户数据送入所述的B通道数据处理模块；所述的B通道数据处理模块将2B通道数据发送到所述的串口一和串口二；所述的串口一和串口二将处理后的信号发送给用户；同时所述的串口一和串口二将用户数据发送到所述的B通道数据处理模块，所述的B通道数据处理模块通过GCI总线将数据送到所述的U接口控制器；所述的U接口控制器与U接口设备相连接；所述的D通道数据处理模块接收所述的U接口维护模块发送的D通道数据，转换成系统控制和维护信息，由所述CPU通过总线读取；同时所述CPU通过所述的D通道数据处理模块将信息送入所述的U接口维护模块，再通过GCI总线送到所述的U接口控制器，所述的U接口控制器处理后送入U接口设备；所述的串口一和串口二接收用户发送的时钟信号，处理后发送到所述的时钟处理模块，所述的时钟处理模块将时钟信号发送到所述的U接口控制器和所述的B通道数据处理模块。
2.根据权利要求1所述的数字信号基带调制解调器，其特征在于，所述的B通道数据处理模块、D通道数据处理模块、U接口维护模块和时钟处理模块采用可编程逻辑器件FPGA来实现。
3.根据权利要求1所述的数字信号基带调制解调器，其特征在于，所述U接口控制器与U接口设备之间传输的信号是2B1Q线路信号，与U接口维护模块之间传输的信号是GCI总线信号。
4.根据权利要求1所述的数字信号基带调制解调器，其特征在于，当所述的数字信号基带调制解调器工作于网络终端方式时，系统时钟为8KHz时钟及512KHz时钟；当所述的数字信号基带调制解调器工作于线路终端方式时，系统时钟通过串口接收用户时钟，与之保持同步。
5.根据权利要求1所述的数字信号基带调制解调器，其特征在于，所述串口一和所述串口二向用户所发送的信号为V.35/V.24信号。
6.根据权利要求1所述的数字信号基带调制解调器，其特征在于，所述CPU采用8031单片机。
全文摘要
本发明公开了一种通讯领域中的数字信号基带调制解调器,包括U接口控制器、串口一、串口二和CPU,还包括B通道数据处理模块、D通道数据处理模块、U接口维护模块和时钟处理模块,B通道数据处理模块在128K模式下将2B通道数据送到串口一,在64K模式下将2个B通道数据分别送到两个串口;两串口接收用户时钟,保持系统时钟与其同步,从而实现可灵活设置、能够提供足够带宽、能使系统时钟保持和用户串口设备同步以及低成本的目的。
文档编号H04L25/00GK1366403SQ01105258
公开日2002年8月28日 申请日期2001年1月16日 优先权日2001年1月16日
发明者詹喻平 申请人:深圳市中兴通讯股份有限公司