专利名称：数据译码装置与模拟信号的译码方法
技术领域：
本发明涉及一种图文电视(teletext)，尤其涉及一种数据译码装置，该数据译码装置可以避免由严重干扰导致的错误取样点所引起的数据误差。
背景技术：
图文电视是欧洲电视广播的一项热门服务，通常会提供包含电视节目表、当前事件与体育新闻、以及游戏等信息，并且会配以不同语言的字幕。图文电视包含已被编码的编码数据，编码数据在模拟的电视广播信号的场消隐期(Vertical Blanking Interval，简称VBI)中搭载(carried)传输，在VBI期间信号的传输暂时中止，以允许扫描回归到电视屏幕的第一行来追踪下一次扫描。在接收时，接收机中的数据限幅器(slicer)将在VBI上传送的电视广播信号与一限幅电平(slicing level)比较，以确定表示图文电视数据的每一位。
图1为电视广播信号的波形与相应限幅结果的示意图。可将VBI分为时钟脉冲进入(clock-run-in)、起始码(图1中未示)以及图文电视数据。通常的，限幅电平由在时钟脉冲进入间隔期间的信号幅度所决定，并对限幅电平进行设定以评定图文电视所搭载的每一位为0还是1。举例而言，限幅电平可为在时钟脉冲进入间隔期间接收到的电视广播信号的平均幅度。然而，电视广播信号会在数据传输期间经历各种干扰，包括环境噪声(environmentalnoise)与群组延迟(group delay)等，这样电视信号的信号质量则会降低，导致错误的数据确定。
发明内容
为了解决电视广播信号由于干扰产生的数据错误问题，本发明的目的之一是提供一种数据译码装置与模拟信号的译码方法。 本发明提供一种数据译码装置，用于接收模拟信号，所述模拟信号搭载参考时钟以及至少一数字数据，所述数据译码装置包含限幅器，根据第一取样时钟与第二取样时钟在不同的取样点对所述模拟信号进行限幅，以获得第一比特流与第二比特流，其中所述第一取样时钟与所述第二取样时钟具有相同的频率以及预设的相位差；以及数据检查单元，根据误差检查码来评判所述第一比特流是否有误，若所述第一比特流无误，则输出所述第一比特流，若所述第一比特流有误，则根据所述误差检查码来评判所述第二比特流是否有误。 本发明另提供一种模拟信号的译码方法，所述模拟信号搭载参考时钟以及至少一数字数据，所述模拟信号的译码方法包含根据第一取样时钟与第二取样时钟在不同的取样点对所述模拟信号进行限幅，以获得第一比特流与第二比特流，其中所述第一取样时钟与所述第二取样时钟具有相同的频率以及预设的相位差；以及根据误差检查码来评判所述第一比特流是否有误；以及若所述第一比特流无误，则输出所述第一比特流；若所述第一比特流有误，则根据所述误差检查码来评判所述第二比特流是否有误。 本发明另提供一种数据译码装置，用于接收模拟信号，所述模拟信号搭载参考时
4钟以及至少一数字数据，所述数据译码装置包含限幅器，产生取样时钟，所述取样时钟具 有为所述参考时钟频率N倍的频率，根据所述取样时钟对所述模拟信号进行限幅，藉此获 得第一比特流；以及数据检查单元，将所述第一比特流至少分为第二比特流与第三比特流， 根据误差检查码来评判所述第二比特流是否有误，若所述第二比特流无误，则输出所述第 二比特流，若所述第二比特流有误，则根据所述误差检查码来评判所述第三比特流是否有 误。 本发明另提供一种模拟信号的译码方法，所述模拟信号搭载参考时钟以及至少一 数字数据，所述模拟信号的译码方法包含产生取样时钟，所述取样时钟的频率为所述参考 时钟频率的N倍，N为一个大于等于2的整数；根据所述取样时钟对所述模拟信号进行限 幅，以获得第一比特流；将所述第一比特流至少分为第二比特流与第三比特流；根据误差 检查码来评判所述第二比特流是否有误；以及若所述第二比特流无误，则输出所述第二比 特流；若所述第二比特流有误，则根据所述误差检查码来评判所述第三比特流是否有误。
利用本发明可获得至少两个比特流，可防止严重干扰导致的错误取样点所引起的 数据误差。
图1为电视广播信号的波形与相应限幅结果的示意图。 图2为本发明数据译码装置一个实施例的示意图。 图3为本发明限幅器的一个实施例示意图。 图4为在嘈杂传输环境中的电视信号STV与阈值电平STH的波形示意图, 图5为数据译码装置的另一个实施例的示意图。 图6为在嘈杂传输环境中的电视信号STV与阈值电平STH的波形示意图, 图7A为本发明限幅器的一个实施例的示意图。 图7B为本发明限幅器的另一个实施例的示意图。 图7C为本发明限幅器的另一个实施例的示意图。 图7D为本发明限幅器的另一个实施例的示意图。 图7E为本发明限幅器的另一个实施例的示意图。
具体实施例方式
下列实施例具体的说明如何以较佳的方式实现本发明。实施例仅供说明一般应用 的方式，而非用以限縮本发明的范围。实际范围以权利要求书所列为准。
图2为本发明数据译码装置一个实施例的示意图。如图所示，数据译码装置100 包含同步(synchronization,简称SYNC)分离器IO，行计数器12，限幅器14，串行至并行 转换器(serial to parallel converter) 16，以及数据检错纠错模lfe (data check and correction module) 18。同步分离器10接收电视信号(或广播信号)STV以产生水平同步 信号HSYNC与垂直同步信号VSYNC并送至行计数器12中，其中电视信号STV为一模拟信号。 根据水平同步信号HSYNC与垂直同步信号VSYNC，行计数器12计算电视信号STV扫描行数 以确定场消隐期(VBI)的位置。当扫描行数达到搭载图文电视数据的预设范围时，行计数 器12产生一行使能信号(line enable signal) SE送至限幅器14。
在北美电视广播系统(North American television Broadcast System)中，图文 电视数据与隐藏字幕(closed captions)位于第21行与第284行，因此在扫描行范围内， 行计数器12产生行使能信号SE送至限幅器14，以使限幅器14根据阈值电平STH(图中未 示)对电视信号STV进行限幅，以产生数据SpsO。串行至并行转换器16接收以串行形式传 送来的数据SpsO，将其转换为并行形式的数据Spp0并且同时将数据Spp0发送至数据检错 纠错模块18。数据检错纠错模块18对数据Spp0采用预设的误差检查算法以产生输出数据 Dout。在本实施例中，电视信号STV在时钟脉冲进入间隔期间搭载参考时钟(即图1所示 的时钟脉冲进入信号)以及至少一个数字数据(即图文电视或隐藏字幕)。
图3为本发明限幅器的一个实施例的示意图，其中限幅器包含数据取样器 (sampler)DS1与锁相环(phase lock loop)电路P0。当接收到来自行计数器12的行使能 信号SE时，限幅器14采用锁相环电路P0在时钟脉冲进入间隔期间对电视信号STV进行相 位锁定，来确定数据取样器DS1的取样点，数据取样器DSl根据所得取样点输出限幅数据 Sl。举例而言，锁相环电路P0输出取样时钟SC1，取样时钟SC1具有可等同于参考时钟(即 图1所示的时钟脉冲进入信号)的频率，该参考时钟由电视信号STV在时钟脉冲进入间隔 期间所搭载。 结合图3中的数据译码装置，图4为在嘈杂(noisy)传输环境中的电视信号STV 与阈值电平STH的波形示意图。波形包含电视信号STV，阈值电平STH以及限幅数据SpsO。 电视信号STV受干扰影响信号质量会下降，这样，可能会根据时钟脉冲进入间隔期间所确 定的取样点，而对由电视信号STV所搭载的图文电视数据(隐藏字幕)进行不正确的译码。 例如，由于受严重干扰导致的错误取样点，尽管在A点的数据为"逻辑1"，限幅器14却可能 产生"逻辑O"。 为了减少图文电视数据或隐藏字幕中的数据误差，本发明还提供数据译码系统的 另一个实施例。 图5为数据译码装置的另一个实施例的示意图。如图所示，数据译码装置200包 含同步分离器20、行计数器22、限幅器24以及数据检查单元25。其中，同步分离器20以及 行计数器22的操作与结构和图1中的同步分离器10与行计数器12类似，简洁起见不再赘 述。 限幅器24采用第一与第二取样时钟(图中未示)，以在不同的取样点对电视信号 STV进行限幅，藉此获得第一比特流Spsl与第二比特流Sps2，其中第一与第二取样时钟具 有相同的频率和不同的相位。例如，在时钟脉冲进入间隔期间，限幅器24对电视信号STV 中的参考时钟进行相位锁定，以产生具有相同频率和不同相位的第一取样时钟与第二取样 时钟(即第一与第二取样时钟之间具有预设的相位差)。于是，根据产生的第一与第二取样 时钟以及阈值电平STH(图中未示)，限幅器24在不同的取样点对电视信号STV进行限幅以 获得第一比特流Spsl与第二比特流Sps2。举例而言，阈值电平STH可以是固定的或是可适 应性(ad即tive)的。 数据检查单元25包含串行至并行转换器26与数据检错纠错模块28，串行至并行 转换器26接收以串行形式传送来的第一比特流Spsl与第二比特流Sps2，将第一比特流 Spsl与第二比特流Sps2分别转换为并行形式的比特流Sppl与Spp2，数据检错纠错模块28 评判比特流Sppl与Spp2是否有误并根据评判的结果输出其中之一以作为输出数据Dout。在本实施例中，数据检错纠错模块28通过奇数奇偶校验(odd parity check)码进行误差 检查，来评判比特流Sppl与Spp2是否有误并选择性的输出比特流Sppl与Spp2其中之
举例而言，数据检错纠错模块28可评判比特流Sppl是否有误，若无误，则输出比 特流Sppl以作为输出数据Dout。相反，若比特流Sppl有误，数据检错纠错模块28根据误 差检查码(如奇数奇偶校验码)评判比特流Spp2是否有误，若比特流Spp2无误，则输出比 特流Spp2以作为输出数据Dout。若比特流Spp2也有误，数据检错纠错模块28则输出比特 流Sppl以作为输出数据Dout。 结合图5中所示的数据译码装置，图6为在嘈杂传输环境中的电视信号STV与阈 值电平STH的波形示意图。如图所示，限幅器24采用第一取样时钟(图中未示)在取样点 (或时间点)t2， t4， t6， . . . ， tl6对电视信号STV进行限幅，以获得第一比特流Spsl，并且 采用第二取样时钟(图中未示)以在取样点(或时间点)tl， t3， t5， ， tl5对电视信号 STV进行限幅，以获得第二比特流Sps2。由于根据奇数奇偶校验码进行的误差检查，在取样 点t2， t4， t6，. . . ， t16限幅得到的第一比特流Spsl "0000 0110"是有误的，数据检错纠错 模块28则评判在取样点tl， t3， t5， . . . ， t15所限幅得到的第二比特流Sps2 "0010 0110" 是否有误。由于根据奇数奇偶校验码进行的误差检查，第二比特流Sps2 "0010 0110"是正 确的，于是数据检错纠错模块28输出第二比特流Sps2"0010 0110"以作为输出数据Dout。 在部分实施例中，可藉由偶数奇偶校验(even parity check)码或者汉明码进行误差检查， 来评判第一比特流Spsl与第二比特流Sps2，并且误差检查方法不仅限于采用以上所述的 两种奇偶校验码或是汉明码。 在一些实施例中，数据检查单元25亦可由通用处理器(general purpos印rocessor)来实施。也就是说，数据检查单元25所进行的步骤都可由软件执行，比 如一程序，该些步骤包括接收以串行形式传送来的第一比特流Spsl与第二比特流Sps2，将 Spsl与Sps2分别转换为并行形式的比特流Sppl与Spp2，评判比特流Sppl与Spp2是否有 误，并根据评判的结果输出其中之一以作为输出数据Dout。 限幅器24可在时钟脉冲进入间隔期间对电视信号STV中的参考时钟进行相位锁 定，以产生一取样时钟，该取样时钟的频率为参考时钟频率的N倍。于是，根据生成的取样 时钟与阈值电平STH，限幅器24对电视信号STV进行限幅以获得一比特流。串行至并行转 换器26接收从限幅器24以串行形式传送来的比特流，并将其转换为N个并行形式的比特 流，而数据检错纠错模块28评判此N个比特流是否有误，并根据评判结果输出其中之一作 为输出数据Dout，其中N为一大于等于2的整数。 举例而言，限幅器24可在时钟脉冲进入间隔期间对电视信号STV中的参考时钟进 行相位锁定，以产生取样时钟，该取样时钟的频率为参考时钟频率的2倍。于是，根据生成 的取样时钟与阈值电平STH，限幅器24对电视信号STV进行限幅以获得比特流。串行至并 行转换器26接收从限幅器24以串行形式传送来的比特流，并将其转换为并行形式的比特 流Sppl与Spp2。例如，串行至并行转换器26从限幅器24接收比特流，将该比特流分为两 个比特流，即取样点为奇数的(第1，第3，第5，...)比特流以及取样点为偶数的(第2，第 4，第6，...)比特流，再将这两个比特流转换为并行形式的比特流Sppl与Spp2。而数据检 错纠错模块28评判比特流Sppl与Spp2是否有误，并根据评判结果输出其中之一作为输出 数据Dout。
图7A为本发明限幅器的一个实施例的示意图。如图所示，限幅器24A包含两个数 据取样器DSA与DSB，以及两个锁相环电路Pl与P2。当接收到来自行计数器22的使能信 号SE时，限幅器24A在时钟脉冲进入间隔期间采用锁相环电路Pl与P2来对电视信号STV 进行相位锁定，以分别确定数据取样器DSA与DSB的取样点。例如，锁相环电路Pl输出取 样时钟SCA，取样时钟SCA的频率与参考时钟的频率相同，该参考时钟是在时钟脉冲进入间 隔期间由电视信号STV所搭载。类似的。锁相环电路P2输出取样时钟SCB，取样时钟SCB 的频率与参考时钟的频率相同，该参考时钟是在时钟脉冲进入间隔期间由电视信号STV所 搭载的。需注意，取样时钟SCA与取样时钟SCB具有相同的频率，但它们之间具有预设的相 位差。根据生成的取样时钟SCA以及阈值电平STH，数据取样器DSA对电视信号STV进行限 幅以获得第一比特流Spsl ;根据生成的取样时钟SCB以及阈值电平STH，数据取样器DSB对 电视信号STV进行限幅以获得第二比特流Sps2。也就是说，限幅器24A可对电视信号STV 进行限幅以获得第一比特流Spsl与第二比特流Sps2，其中第一比特流Spsl与第二比特流 Sps2中的相应位是在不同取样点取样得到的。 图7B为本发明限幅器的另一个实施例的示意图。如图所示，限幅器24B与图7A 中所示的限幅器24A相类似，差别仅在于省略了锁相环电路P1，而由一延迟电路DL1根据来 自锁相环电路P2的取样时钟SCB产生取样时钟SCA。 图7C为本发明限幅器的另一个实施例的示意图。如图所示，限幅器24C与图7A 中所示的限幅器24A相类似，差别仅在于省略了数据取样器DSA，而数据取样器DSB根据取 样时钟SCA、取样时钟SCB以及阈值电平STH(图中未示)对电视信号STV进行限幅，以产生 第一比特流Sps3送至数据检查单元25，其中取样时钟SCA与取样时钟SCB具有相同的频率 但不同的相位。接着，串行至并行转换器26从限幅器24C接收第一比特流Sps3，并将第一 比特流Sps3分为两个比特流，取样点为奇数的(第1，第3，第5，...)第二比特流(图中未 示)以及取样点为偶数的(第2，第4，第6，...)第三比特流(图中未示)，再将第二比特 流与第三比特流转换为并行形式的比特流Sppl与Spp2。而数据检错纠错模块28评判比特 流Sppl与Spp2是否有误，并根据评判结果输出其中之一作为输出数据Dout。
图7D为本发明限幅器的另一个实施例的示意图。如图所示，限幅器24D与图7C 中所示的限幅器24C相类似，差别仅在于省略了锁相环电路P1，而由一延迟电路DL2根据来 自锁相环电路P2的取样时钟SCB产生取样时钟SCA。 图7E为本发明限幅器的另一个实施例的示意图。如图所示，限幅器24E与图3中 所示的限幅器14相类似，差别仅在于锁相环电路P3在时钟脉冲进入间隔期间对电视信号 STV中的参考时钟进行相位锁定，以产生取样时钟SC3，而取样时钟SC3的频率为参考时钟 频率的N倍，其中N为一个大于等于2的整数。于是，根据取样时钟SC3与阈值电平STH(图 中未示)，数据取样器DSB对电视信号STV进行限幅以获得第一比特流Sps4。串行至并行 转换器26接收从数据取样器DSB以串行形式传送来的第一比特流Sps4，并将其转换为N个 并行形式的比特流，而数据检错纠错模块28评判此N个比特流是否有误，并根据评判结果 输出其中之一作为输出数据Dout。 由于数据译码装置可根据不同的取样点(时间点)来对电视信号进行限幅，以获 得至少两个表示图文电视(或隐藏字幕)的比特流，故该数据译码装置可防止严重干扰导 致的错误取样点所引起的数据误差。
8
上述之实施例仅用来例举本发明的实施方式，以及阐释本发明的技术特征，并非 用来限制本发明的范畴。任何本领域的普通技术人员可轻易完成的改变或均等性的安排均 属于本发明所主张的范围，本发明的权利范围应以权利要求书为准。
权利要求
一种数据译码装置，用于接收模拟信号，其特征在于，所述模拟信号搭载参考时钟以及至少一数字数据，所述数据译码装置包含限幅器，根据第一取样时钟与第二取样时钟在不同的取样点对所述模拟信号进行限幅，以获得第一比特流与第二比特流，其中所述第一取样时钟与所述第二取样时钟具有相同的频率以及预设的相位差；以及数据检查单元，根据误差检查码来评判所述第一比特流是否有误，若所述第一比特流无误，则输出所述第一比特流，若所述第一比特流有误，则根据所述误差检查码来评判所述第二比特流是否有误。
2. 根据权利要求1所述的数据译码装置，其特征在于，若所述第二比特流无误，所述数 据检查单元则输出所述第二比特流，否则输出所述第一比特流。
3. 根据权利要求1所述的数据译码装置，其特征在于，所述限幅器对所述参考时钟进 行相位锁定，并据此产生所述第一取样时钟与所述第二取样时钟。
4. 根据权利要求1所述的数据译码装置，其特征在于，所述误差检查码为奇偶校验码 或汉明码。
5. 根据权利要求1所述的数据译码装置，其特征在于，所述数据译码装置进一步包含 分离器，接收所述模拟信号以产生水平同步信号与垂直同步信号；以及 计数器，耦接于所述分离器，使能所述限幅器，以令所述限幅器根据所述水平同步信号与所述垂直同步信号对所述模拟信号进行限幅。
6. 根据权利要求1所述的数据译码装置，其特征在于，所述模拟信号包含电视信号。
7. 根据权利要求1所述的数据译码装置，其特征在于，所述数字数据包含隐藏字幕或 者图文电视。
8. 根据权利要求1所述的数据译码装置，其特征在于，所述限幅器包含 两个锁相环电路，根据所述模拟信号中的参考时钟，产生所述第一取样时钟与所述第二取样时钟；以及至少一个取样器，根据所述第一取样时钟与所述第二取样时钟在不同的取样点对所述 模拟信号进行取样。
9. 根据权利要求1所述的数据译码装置，其特征在于，所述限幅器包含 锁相环电路，根据所述模拟信号中的所述参考时钟产生所述第一取样时钟； 延迟电路，延迟所述第一取样时钟以作为所述第二取样时钟；以及至少一个取样器，根据所述第一取样时钟与所述第二取样时钟在不同的取样点对所述 模拟信号进行取样。
10. —种模拟信号的译码方法，其特征在于，所述模拟信号搭载参考时钟以及至少一数 字数据，所述模拟信号的译码方法包含根据第一取样时钟与第二取样时钟在不同的取样点对所述模拟信号进行限幅，以获得 第一比特流与第二比特流，其中所述第一取样时钟与所述第二取样时钟具有相同的频率以 及预设的相位差；以及根据误差检查码来评判所述第一比特流是否有误；以及若所述第一比特流无误，则输出所述第一比特流；若所述第一比特流有误，则根据所述 误差检查码来评判所述第二比特流是否有误。
11. 根据权利要求io所述的模拟信号的译码方法，其特征在于，进一步包含，若所述第二比特流无误，则输出所述第二比特流，否则输出所述第一比特流。
12. 根据权利要求IO所述的模拟信号的译码方法，其特征在于，进一步包含，对所述参 考时钟进行相位锁定，并据此产生所述第一取样时钟与所述第二取样时钟。
13. 根据权利要求10所述的模拟信号的译码方法，其特征在于，进一步包含 根据所述模拟信号，产生水平同步信号与垂直同步信号；以及使能所述限幅器，以令所述限幅器根据所述水平同步信号与所述垂直同步信号对所述 模拟信号进行限幅。
14. 一种数据译码装置，用于接收模拟信号，其特征在于，所述模拟信号搭载参考时钟 以及至少一数字数据，所述数据译码装置包含限幅器，产生取样时钟，所述取样时钟具有为所述参考时钟频率N倍的频率，根据所述 取样时钟对所述模拟信号进行限幅，藉此获得第一比特流；以及数据检查单元，将所述第一比特流至少分为第二比特流与第三比特流，根据误差检查 码来评判所述第二比特流是否有误，若所述第二比特流无误，则输出所述第二比特流，若所 述第二比特流有误，则根据所述误差检查码来评判所述第三比特流是否有误。
15. 根据权利要求14所述的数据译码装置，其特征在于，N为一个大于等于2的整数。
16. 根据权利要求14所述的数据译码装置，其特征在于，若所述第三比特流无误，所述 数据检查单元则输出所述第三比特流，否则输出所述第二比特流。
17. —种模拟信号的译码方法，其特征在于，所述模拟信号搭载参考时钟以及至少一数 字数据，所述模拟信号的译码方法包含产生取样时钟，所述取样时钟的频率为所述参考时钟频率的N倍，N为一个大于等于2 的整数；根据所述取样时钟对所述模拟信号进行限幅，以获得第一比特流； 将所述第一比特流至少分为第二比特流与第三比特流； 根据误差检查码来评判所述第二比特流是否有误；以及若所述第二比特流无误，则输出所述第二比特流；若所述第二比特流有误，则根据所述 误差检查码来评判所述第三比特流是否有误。
18. 根据权利要求17所述的模拟信号的译码方法，其特征在于，进一步包含，若所述第 三比特流无误，则输出所述第三比特流，否则输出所述第二比特流。
19. 根据权利要求17所述的模拟信号的译码方法，其特征在于，进一步包含，对所述参 考时钟进行相位锁定，并据此产生所述取样时钟。
全文摘要
本发明提供一种数据译码装置与模拟信号的译码方法。其中数据译码装置接收模拟信号，模拟信号搭载参考时钟以及至少一个数字数据，数据译码装置包含限幅器，根据第一与第二取样时钟在不同的取样点对该模拟信号进行限幅，以获得第一与第二比特流，其中第一与第二取样时钟具有相同的频率以及预设的相位差；以及数据检查单元，根据误差检查码来评判第一比特流是否有误，若第一比特流无误，则输出该第一比特流，若第一比特流有误，则根据该误差检查码来评判第二比特流是否有误。数据译码装置可获得至少两个比特流，故可防止严重干扰导致的数据误差。
文档编号H04N7/26GK101742304SQ20091000926
公开日2010年6月16日 申请日期2009年2月26日 优先权日2008年11月24日
发明者何鸿辉, 林修身 申请人:联发科技股份有限公司