计算采样相位误差的计算电路的制作方法

专利名称：计算采样相位误差的计算电路的制作方法
技术领域：
本发明涉及一种用来计算判定反馈时钟相位校准电路的采样相位误差的计算电路。
背景技术：
图1表示根据现有技术的数据传输系统。收发机，或发送和接收机，接收从数据源发送来的信号，并通过数据传输线将这些模拟发送的信号传送至其他收发机。数据传输线例如是由铜制成的双绞电话线。在这种情况下，在交换端COT(中心局终端设备)的收发机建立主时钟，这就是说，在交换端的被发送信号，与收发机的时钟信号同步发送。在用户端RT的收发机形成所谓从属时钟，这就是说，在接收端收到的时钟信号被用作它的发送时钟。
即使用户端的收发机RT的同步有故障，被发送的信号的时钟频率也精确地与被接收的时钟频率相对应。因此，在交换端收发机的时钟校准电路只需要精确设置包含在其中的接收机的采样相位。采样相位在这种情况下主要是随传输线的信号传播时间而变。
在图1表示的数据传输系统中，数据同时在两个方向经传输线发送。所以这是所谓全双工数据传输系统。收发机的模拟接收信号在这种情况下是两个信号分量的组合，具体说是由相对的收发机发送的信号，和由自己的发送装置耦合来的信号分量，或回波信号分量的组合。这种情况下的回波信号分量构成干扰，并在收发机的接收机中用回波补偿电路补偿。这时，收发机中的回波补偿电路尽可能精确地计算回波信号分量的估计值，并从接收信号中减去该估计值。
在数字数据传输中，发送机以接收端不知道的符号速率1/T发送。通常，发送和接收的时钟频率和相位是彼此偏差的。当发送和接收时钟彼此偏差时，采样接收信号便与发送信号有差异。为了恢复原始发送信号，接收机时钟信号就必须以与发送机时钟信号相同的频率运行。另外，接收机时钟信号也要有与发送信号相同的相位。
图2表示根据现有技术的常规收发机。收发机包括发送信号路径和接收信号路径。被发送的数据和/或被发送的数据符号，首先在发送信号路径中馈送至发送滤波器，然后用数模转换器转换为模拟发送信号。模拟发送信号借助于驱动器电路以放大了的形式供给混合电路。该混合电路连接至数据传输线。
在接收信号路径方面，被接收的模拟信号首先由模拟接收滤波器EF滤波，然后被采样。采样在采样电路中进行，采样电路或者包括模数转换器，或者如图2中所示，包括模数转换器，内插滤波器IF和下游插补器。模数转换器在这种情况下借助于自由运动操作速率信号，对模拟接收信号采样。然后，采样信号被馈送至数字内插滤波器IF，并被插补器进行内插。为此目的，插补器被馈入校准了的采样速率信号。
连接在采样电路下游的是减法电路。它通过产生回波来补偿数字接收信号，从采样数字接收信号中减去由回波补偿电路计算的估计信号。回波补偿电路利用接收到的被发送数据符号，计算预期的回波信号，并从接收信号中减去回波信号。回波补偿电路通常是自适应可调的。回波补偿电路被自适应地设置成随传输线的传递函数及模拟分量而变，例如变压器。
由减法器形成的差分信号被馈送至幅度调节电路AGC(自动增益控制)。然后由均衡器均衡幅度被调节的数字接收信号。下游判决装置利用被均衡的接收信号，确定由另一收发机原始发来的数据符号的估计。所得到的发送数据符号被供给数据接收器，由收发机作进一步处理。减法器将判决装置上游和下游的信号值相减。这个误差信号或偏差信号用作回波补偿电路的调整信号。
控制电路用来产生时钟校准标准或时钟校准控制信号，以调整接收信号的采样相位。时钟校准控制信号规定采样速率信号的信号相位与理想采样速率信号的理想定点信号相位之间的相位偏差。时钟校准标准或时钟校准控制信号是具有最大信噪比的理想采样速率与实际采样速率之间的相位差度量。时钟校准控制信号由控制电路从判决装置(判定反馈调整)的上游和下游的样本，并从线性均衡器EQ的系数中的至少一个系数产生。时钟校准标准和时钟校准控制信号在这种情况下，是两个分量的组合，具体说是随判决装置的上游和下游的样本而变的信号分量，和随一个或多个线性均衡器的系数以及适当地规定并加至控制电路的相位参数信号值两者而变的第二信号分量组成。被给以最佳调整的采样相位后，随系数而变的信号分量与规定的相位参考信号值相对应。所以，控制电路连续地产生控制变量，它是采样相位对定点相位的偏差的度量。
所产生的时钟校准控制信号被加至数字环路滤波器。环路滤波器的输出信号直接校准采样电路的采样速率信号的采样相位。这通常借助于相位计数器。
时间上连续的接收信号在收发机的数字接收机中被接收机符号时钟采样。由于原始发送信号的符号时钟在接收端是不知道的，所以接收信号的符号时钟通过时钟相位校准电路而产生。为此目的，时钟信号从接收信号导出。这也意味着是自同步。除了符号时钟频率以外，也通过时钟校准环路来校准正确的采样相位。
图3表示根据现有技术的自适应均衡器。幅度调整电路AGC的输出信号被馈送至延迟单元链，它们的输出信号在任何情况下都被乘以均衡器的滤波系数Ci。用滤波系数加权的输出信号被馈送至加法器。并在那里作求和运算。自适应均衡器y(k)的输出信号被馈送至根据图2的收发机中的判决装置。
图4表示根据现有技术的收发机内的控制电路。控制电路用来产生时钟校准控制信号，该信号规定采样信号的信号相位与理想采样信号的定点信号相位之间的相位偏差。这个时钟校准控制信号被下游环路滤波器滤波，并被馈送至相位计数器，以便产生采样速率信号。控制电路包括计算电路，其用于计算时钟校准标准u(k)，这个标准随已均衡的数字接收信号收y(k)和判决装置输出端的数字等估计信号a(k)而变。作为计算电路的数字输出信号所形成的时钟校准标准u(k)被乘以比例因子SK1，并被馈送至加法器。自适应均衡器的滤波系数Ci被中间抽头，并乘以存储的去耦系数gi。加法器将乘法器的输出信号加到存储的相位信号参考值上。在稳定状态时，加法器的输出信号为零。加法器的输出信号被乘以第二比例因子SK2，并随后由求和电路求其与已定比例的时钟校准标准的和，以形成时钟校准控制信号。去耦系数gi最好存储在存储器中，它随数据传输通道的变化而调整，并被乘以启适应均衡器的滤波系数Ci，以便从时钟校准中去除自适应均衡化的影响。
图5a表示根据现有技术的控制电路内的时钟校准标准的计算电路。
图5b表示根据现有技术的控制电路内的又一已知时钟校准标准的计算电路。
图5a，5b中所示根据现有技术的计算电路是所谓Muller-Muller同步器，例如在“Timing recovery in digital synchronous data receivers(数字同步数据接收机中的定时恢复)”(IEEE Trans.Commun.Volume COM24，pages 516-531，May 1976)中描述的。图5a，5b中表示的Muller-Muller采样相位误差检测器对于传输链路H表现出相当大的相位抖动，它的脉冲响应延续相当多的时钟周期T。相位抖动导致误码率变差。
根据现有技术的时钟相位校准电路表示在图2到图5中，它的缺点是在过量带宽的数据传输系统，例如，HDSL-2，HDSL-4，要不就是SDSL的情况下，不能有稳定的时钟校准，因为时钟校准标准的平均值在采样瞬时不表现为单调上升过零点。
过量带宽大于最小带宽。数据传输的最小带宽是符号速率的一半，也就是说，最小带宽＝1/2×符号速率＝1/2×1/T。
图6a表示数据传输系统没有过量带宽、滚降(rolloff)系数为0.2的情况下，收发机的无畸变接收信号。
图6b表示根据现有技术由控制电路内的计算电路形成的时钟校准标准u(k)的平均值。表示在图5a、5b中的用于计算时钟校准标准u(k)的常规计算电路，导致传播时间延迟T。图6a中所示的接收脉冲是完全无畸变的，即，没有符号干扰发生。接收脉冲的那些过零点，精确地处于符号时钟脉冲T的的倍数位置。所示的无畸变接收脉冲的最大值处于图6a中的符号时钟4×T处。采样瞬时(在图5a，5b所示计算电路的情况下，是一个符号时钟脉冲以后(1×T))处于计算得到的平均值u的单调上升区内。特征曲线在采样瞬时时5×T附近有单调上升分布，所以当没有过量带宽时，能保证稳定的时钟相位校准。特征曲线在采样瞬时5×T附近以近似线性的方式运动。
在如图2所示的常规收发机中，过量带宽由发送滤波器SF和接收滤波器EF确定。图7a表示收发机的畸变的接收脉冲带有滚降系数＝0.2，50％的过量带宽。在接收脉冲方面，接收信号出现畸变是由于过量带宽。接收脉冲的过零点不再处于时钟脉冲符号阵列中或符号时钟脉冲T的倍数点上。图7b表示由常规计算电路计算的时钟校准标准的平均值分布。在采样瞬时(5×T)区中，所形成的平均值不表现为单调上升或下降分布，而是带一个拐点的S形分布。在采样瞬时出现的是非单调上升或下降过零。在根据现有技术的常规时钟相位校准电路的情况下，用于过量带宽的数据传输系统在采样瞬时区的校准特性不近似于线性，所以也不稳定。
再有，在常规时钟相位校准电路的情况下，收发机中提供的均衡器不能防止不稳定校准的出现，如从图8中可见到的那样。图8表示原始就以畸变形状接收的接收脉冲，它被收发机中提供的均衡器均衡，数据传输系统有50％的过量带宽。如从图8b中可见，在采样瞬时区，由常规计算电路计算的时钟校准标准的平均值分布是类似S的形状。即使由均衡器给以均衡，采样瞬时区也没有单调运行的过零点，所以，稳定的时钟相位校准是不可能的。

发明内容
因此，本发明的目的是创建一种用来计算判定反馈时钟相位校准电路的采样相位误差信号的计算电路，其具有稳定的控制响应，即使在数据传输系统过量带宽的情况下。
在长的脉冲响应情况下，常规的采样相位误差检测器产生自干扰信号(系统相位抖动)。但是，抖动导致接收信号的误码率变差。
根据本发明的电路，能以比常规电路低得多的相位抖动进行同步，即使在长的脉冲响应情况下。此外，就许多脉冲形状(例如过量带宽的脉冲，非对称脉冲)而论，常规电路没有稳定的控制响应。
本发明的进一步的有利之处在于电路能广泛地用于大量的不同应用中，并能适应任意的数据传输链路H，因为可调权重系数的相乘性。
根据本发明，通过一种用来计算时钟相位校准电路的采样相位误差信号的计算电路可达到这个目的，所述计算电路具有权利要求1或专利权利要求17确定的特征。
本发明创建一种计算电路，其用于计算判定反馈时钟相位校准电路的采样相位误差信号，其具有(a)第一延迟单元链，其具有多个串联的延迟单元，用于延迟判决装置的数字估计k；(b)第二延迟单元链，其具有多个串联的延迟单元，用于延迟均衡信号(zk，ek)；(c)乘法器阵列，其包括多个以矩阵形式排列的乘法器，并将未延迟的数字估计k和第一延迟单元链的所有延迟单元的延迟估计乘以均衡信号(zk，ek)和第二延迟单元链的所有延迟单元的延迟输出信号，以便产生乘积信号；(d)加权电路，其将乘法器阵列产生的乘积信号乘以可调的权重系数(bi，j)以及具有(e)加法器，其将加权电路加权的乘积信号加至由计算电路信号输出端输出的采样相位误差信号(Vk)上。
时钟相位校准电路的一个优选实施例的特征在于减法电路，其产生由均衡器均衡的数字接收信号(zk)和由判决装置形成的估计k之间的差分信号(ek)。
时钟相位校准电路的一个可能实施例的特征在于差分信号(ek)被加至第二延迟单元链。
时钟相位校准电路的一个优选实施例的特征在于两个延迟单元链中的串联延迟单元的数目(L)相同。
时钟相位校准电路的一个优选实施例的特征在于延迟单元以数字接收信号的符号时钟速率定时。
时钟相位校准电路的一个优选实施例的特征在于计算电路的信号输出被连接至用于采样相位误差信号滤波的环路滤波器。
时钟相位校准电路的一个优选实施例的特征在于相位计数器被连接至环路滤波器的下游。
时钟相位校准电路的一个优选实施例的特征在于判决装置接收通过传输链路(H)发送的数字接收信号。
脉冲响应h(t)延续得越长，在延迟单元链中串联的延迟单元就越多。
串联的延迟单元的数目(L)最好小于脉冲响应h(t)的时钟脉冲(T)的数目。
时钟相位校准电路的一个优选实施例的特征在于传输链路(H)具有发送机的数字发送滤波器，数模转换器，其用于将数字发送信号转换为模拟发送信号，传输通道，其用于将发送信号向接收机发送，模数转换器，其用于将通过传输通道接收的接收信号转换为数字接收信号，数字接收滤波器，其用于数字接收信号的滤波，均衡器，其用于均衡接收信号。
时钟相位校准电路的一个优选实施例的特征在于插补器被提供在接收滤波器和均衡器之间。
时钟相位校准电路的一个优选实施例的特征在于模数转换器以自由运行操作周期进行操作，插补器由相位计数器输出的采样速率信号控制。
时钟相位校准电路的一个优选实施例的特征在于乘法器阵列包括L2个乘法器，其用于产生L2个乘积信号。
时钟相位校准电路的一个优选实施例的特征在于加权电路具有L2个乘法器，其用于将乘积信号乘以可调权重系数。
时钟相位校准电路的一个优选实施例的特征在于可编程存储单元(40)被提供用于存储权重系数。
时钟相位校准电路的一个优选实施例的特征在于采样相位误差信号由采样相位检测器按下列等式计算 这里ai是发送符号；H是传输链路的传输矩阵；B是加权电路的权重系数矩阵，和i是判决装置的符号估计。
时钟相位校准电路的又一个优选实施例包括一种用来计算判定反馈时钟相位校准电路的采样相位误差信号的计算电路，其具有(a)减法电路，其产生由均衡器均衡的数字接收信号(zk)和由判决装置形成的数字估计(k)；(b)非递归数字滤波器，其用于差分信号(ek)的滤波，非递归数字滤波器具有由若干串联延迟单元形成的延迟单元链，它们的延迟输出信号在任何情况下都被乘以可调权重系数，并由加法器加到数字滤波器输出信号上，处于延迟单元链中间的延迟单元输出信号的权重系数是零；(c)延迟电路，其用于使非递归数字滤波器与处于延迟单元链中间的延迟单元之间的数字估计信号(k)有一个延迟时间(N*T)，以及具有(d)乘法器，其将非递归数字滤波器的数字滤波器输出信号乘以延迟电路的输出信号，以形成采样相位误差信号vk。
时钟相位校准电路的一个优选实施例的特征在于当接收信号的脉冲是对称的时候，延迟单元链中的其余延迟单元的权重系数的值相对于处于中间的延迟单元的权重系数是点对称的。
时钟相位校准电路的一个优选实施例的特征在于连接在减法电路下游的是符号电路，其检测差分信号的符号，并将它供给非递归数字滤波器。
时钟相位校准电路的一个优选实施例的特征在于连接在延迟电路上游的是第二符号电路，其检测数字估计信号的符号，并将该符号供给延迟电路。
时钟相位校准电路的一个优选实施例的特征在于均衡器是自适应均衡器。
时钟相位校准电路的一个优选实施例的特征在于自适应均衡器的滤波系数(Ci)被乘以存储的去耦系数(gi)，并被加法器加到相位参考信号值上，以形成去耦信号。
时钟相位校准电路的一个优选实施例，包括(a)模数转换器，其利用采样速率信号对模拟接收信号采样，以便产生数字接收信号；(b)均衡器，其对数字接收信号进行均衡；(c)判决装置，其连接在均衡器的下游，并从均衡数字接收信号，产生接收信号的数字估计信号k；(d)采样相位误差检测器，其用于产生时钟相位校准的采样相位误差信号Vk，它规定采样速率误差信号的信号相位与理想采样速率信号的定点信号相位之间的相位偏差；和(e)环路滤波器，其对采样速率误差信号vk进行滤波，并将它作为采样信号供给模数转换器；(f)采样相位误差检测器具有减法电路(2)，其产生均衡数字接收信号zk和数字估计信号k之间的差分信号ek，第一延迟单元链，其具有多个串联的延迟单元，用于延迟判决装置的数字估计k；第二延迟单元链，其具有多个串联的延迟单元，用于延迟均衡的差分信号ek，乘法器阵列，其包括多个以矩阵形式排列的乘法器，并将未延迟数字估计k和第一延迟单元链的所有延迟单元的延迟估计乘以均衡差分信号ek和第二延迟单元链的所有延迟单元的延迟差分信号，以便产生乘积信号，加权电路，其将乘法器阵列产生的乘积信号乘以可调的权重系数，和加法器，其将加权电路加权的乘积信号相加，以便产生采样相位误差信号vk，该信号vk经采样相位误差检测器的信号输出端提供给环路滤波器。
时钟相位校准电路的一个优选实施例的特征在于时钟相位校准电路被提供在收发机中。
时钟相位校准电路的一个优选实施例的特征在于回波补偿电路被提供用于补偿由收发机发送的发送信号引起的回波信号。
时钟相位校准电路的一个优选实施例的特征在于幅度限制电路，其限制已滤波的控制信号的幅度至极限值，极限值是回波补偿电路的可调信号的函数。
时钟相位校准电路的一个优选实施例的特征在于回波补偿电路的数字输出信号被减法器从滤波数字接收信号中减去，以便产生回波补偿的数字接收信号。
时钟相位校准电路的一个优选实施例的特征在于时钟相位校准电路被提供在数据接收装置中。
时钟相位校准电路的一个优选实施例的特征在于数据接收装置是接收机，其用于接收模拟接收信号。
时钟相位校准电路的一个优选实施例的特征在于数据接收装置是读取装置，其用于读出模拟信号。
本发明计算电路具有的优点是，对于所有的过量带宽的数据传输系统，例如HDSL-2，HDSL-4，带非对称PSD的SDSL，它有稳定的控制响应。
即使在过量带宽的数据传输系统的情况下，本发明计算电路允许使用T均衡器，即以符号时钟脉冲T操作的均衡器。在常规时钟相位校准电路的情况下，对于这种目的的数据来说，需要使用以双倍符号时钟速率进行均衡的T1/2均衡器。
使用T均衡器的收发机与使用T1/2均衡器的收发机相比不那么复杂。因此这就有个优点，即，带本发明时钟相位校准电路的收发机的功耗比带常规时钟相位校准电路的收发机低，带本发明时钟相位校准电路的收发机所要求的芯片面积也比以前的收发机小。
本发明的判定反馈时钟相位校准电路有令人满意的抖动响应，特别是低的相位抖动。
本发明时钟相位校准电路也能应用于使用自适应均衡器的时候。
下面参考附图描述本发明的计算电路优选实施例，以便解释本发明的基本特点，所述计算电路用于计算接收机的时钟相位校准电路的时钟校准标准。


图1表示根据现有技术的数据传输系统；图2表示根据现有技术的收发机；图3表示根据现有技术的收发机中的均衡器；图4表示根据现有技术的常规收发机中的控制电路；图5a，5b表示根据现有技术的用于计算时钟校准标准的计算电路；图6表示滚降系数为20％的无畸变数据传输系统的脉冲响应。
图7表示滚降系数为20％、带宽过量50％的不均衡数据传输系统的脉冲响应；图8表示滚降系数为20％、带宽过量50％的均衡数据传输系统的脉冲响应；图9表示第一接收机，其以自由运行操作周期方式操作，并包含本发明的采样相位误差检测器；图10表示根据本发明的计算电路的电路系统设计；图11表示带有本发明的计算电路的又一接收机，其模数转换器由采样相位控制信号；图12表示有L×L乘法器阵列的本发明的计算电路优选实施例；图13a表示采样相位误差检测器的理想特性线；图13b表示采样相位误差检测器的输出信号的方差或抖动；图14a，14b表示图12例举的采样相位误差检测器的优选细化；图15a表示图14b例示的本发明的采样相位误差检测器第一实施例；图15b表示图14b例示的本发明的采样相位误差检测器又一实施例；
图16a，16b，16c表示本发明的采样相位误差检测器的不同实施例变体；图17表示根据本发明的升余弦脉冲，α＝0.5的最佳采样相位误差检测器；图18a，18b，18c表示根据本发明的升余弦脉冲，α＝0.5的其他实施例变体；图19a-19d表示有系统地确定本发明的采样相位误差检测器实施例的一个示例；图20表示本发明的采样相位误差检测器实施例的另一个示例。
具体实施例方式
图9表示能应用在接收机2中的、本发明的用来计算采样相位误差信号的采样相位误差检测器或计算电路1。
通过线路5，发送机4中的数据源3把发送数据符号a提供给数字发送滤波器6，以便发送脉冲的整形。通过线路7，发送机4中的数模转换器8连接到下游的数字发送滤波器6。数模转换器8借助于符号时钟脉冲TTx进行操作。模拟转换的发送信号通过传输通道9由发送机4发送至接收机2。数据传输通道9是时变数据传输通道，它是线路连接的数据传输通道。噪声附加地重迭在接收信号上。
接收机2包括借助于时钟脉冲TRX操作的模数转换器10。模数转换器10通过线路11连接的下游是接收滤波器12，接收滤波器12通过线路13将已滤波的信号提供给下游的插补器14。插补器14在输出侧通过线路15连接至均衡器16。已均衡的接收信号zk通过线路17由均衡器16提供给判决装置18，判决装置18通过线路提供数字估计k，以便在接收机2中作进一步数据处理。
接收机2中本发明的采样相位误差检测器1通过线路20分接由均衡器16均衡的数字接收信号zk，并通过线路21分接由判决装置18提供的数字估计k。均衡的数字信号zk通过线路20传递至采样相位误差检测器1的输入端22。此外，采样相位误差检测器1还有一个用于接收数字估计k的输入端23。采样相位误差检测器1计算接收机2的判定反馈时钟相位校准用的采样相位误差信号vk。采样相位误差信号vk由采样相位误差检测器1通过输出端24和线路25提供给环路滤波器26。环路滤波器26通过线路27连接至下游相位计数器28。相位计数器28是例如数字控制的振荡器。相位计数器28将采样相位误差控制信号τ通过线路29提供给插补器14。在图9例举的实施例的情况下，模数转换器10以自由运行操作周期操作。采样相位的校正借助于插补器14进行。在由接收机2提供的判定反馈时钟校准的情况下，有噪声的接收信号序列zk与无噪声的判定符号k相关。采样接收信号zk包括采样相位误差的信息。由于接收机2中的均衡器16已被校准，所以假定正确的决定k＝ak为出现在判决装置18输出端的估计k。采样相位误差检测器1产生采样相位误差信号vk作为无噪声判定的符号k和有噪声输入信号zk的函数，采样相位误差信号的平均值vkE[v(k)]＝f(τ)近似正比于采样相位误差τ。这个采样相位误差信号vk被用作时钟校准的标准。
为了产生采样相位误差信号v，采样相位误差检测器只需要几个符号的序列zk或长度为L的ek和k。
在图9例举的示例中，传输链路H包括数字发送滤波器6，数模转换器8，传输通道9，模数转换器10，接收滤波器12，插补器14和均衡器16。传输链路H用它的脉冲响应h(t)来表征。
图10表示根据本发明采样相位误差检测器1的优选实施例的电路系统设计。
用于计算采样相位误差v的本发明的采样相位误差检测器1或计算电路1包括在图10所示实施例情况下的减法电路30，其产生由均衡器均衡的数字接收信号zk与由判决装置形成的估计k之间差分信号ek。
计算电路1具有第一延迟单元链31和第二延迟单元链32。第一延迟单元链31包含N(N＝L-1)个延迟单元31-1，31-2，…31-N。类似地，第二延迟单元链32包含多个串联的延迟单元32-1，32-2，…32-N。第一延迟单元链31将判决装置18提供的数字估计k延迟。第二延迟单元链32将均衡的差分信号ek延迟。在另一个实施例的情况下，均衡的接收信号zk直接加至延迟单元链32，而不插入减法器。
计算电路1还包括乘法器阵列33，它把未延迟的数字估计k和经延迟单元31-i延迟并出现在延迟单元31-i输出端的估计与均衡信号ek和经延迟单元32延迟的第二延迟单元链32的所有延迟单元32-i的输出信号相乘，以形成乘积信号。为此目的，乘法器阵列33通过线路34接收未延迟的数字估计信号k，通过线路35-i接收第一延迟单元链31的延迟单元31-i的输出信号，通过线路36接收未延迟的均衡信号ek，和通过线路37-i接收第二延迟单元链32的延迟单元32-i的输出信号。乘法器阵列33包括L2个乘法器和L2个通过线路38将乘积信号提供给下游的加权电路39的信号输出。加权电路39将乘法器阵列33产生的乘积信号乘以可调整的权重系数b。在第一实施例中，权重系数b是由硬件实现的。在另一实施例中，权重系数是可调整的和可编程的。在图10所示的实施例中，权重系数存储在可编程的发送机40中，并可从存储器读出，通过线路41输入至加权电路39。在优选实施例中，发送机40可通过接口电路(未示出)进行外部编程。
如图10中所表示的，采样相位误差检测器计算电路1也有加法器41，其通过线路42接收加权的乘积信号，并将它们加到采样相位误差信号vk上。加法器41通过线路42a连接至采样相位误差检测器1的输出端24。在图10所表示的接收机2的实施例中，采样相位误差检测器1的输出信号由环路滤波器26滤波，接着提供给相位计数器28，相位计数器28将采样相位误差控制信号通过线路29提供给插补器14。图10表示的接收机具有带自由运行操作周期的模数转换器10。
图11中表示的接收机没有自由运行操作周期，模数转换器10由相位计数器28通过线路29驱动。采样相位误差检测器1的电路设计在这两个例子中是相同的。
图12表示本发明带有L×L乘法器阵列33的计算电路1详细优选实施例。在图12表示的实施例中，第一延迟单元链31中的串联延迟单元31-i的数目和第二延迟单元链32中的延迟单元32-i的数目在任何情况下都是N＝L-1。
信号ek-i在延迟单元链32中的延迟和判定的符号ak-j在延迟单元链31中的延迟，分别是i和j个时钟脉冲。延迟单元链31，32中的信号在任何情况下互乘。互乘信号ek-i和ak-j在的延迟之间的差是i-j＝x个时钟脉冲。
有总数为L2种组合，或者可由信号ek-i和k-j形成的L2个乘积。在任何情况下，所需要的只是互乘，其次数是信号ek-i和k-j的组合数，以致时钟的差i-j＝x出现一次。
在实施花费最少并具有L×L乘法器阵列的采样相位误差检测器中，延迟差x原则上可假定数值范围x＝-(L-1)…L-1。如果发明的采样相位误差检测器的结构在最小相位抖动方面最优化，则延迟差x只要实现L个差值，x的数值范围是x＝-((L-1)/2)…(L-1)/2，若L是奇数；或者x＝-(L1/2)…(L1/2)，若L是偶数。
涉及抖动减小的最优化可能性，基于元素Bi，j的不同排列而被充分利用，因为自噪声抖动强烈地取决于选择矩阵次对角线上的哪个值变为零。
乘法器阵列33包括L2＝(N+1)2个乘法器，它们每次将第一延迟单元链31的输出信号与第二延迟单元链32的输出信号相乘，以形成乘积信号。乘积信号馈送至加权电路39，加权电路39类似地具有L2个乘法器，对乘积信号加权。加权电路39的加权系数bij最好是可调整的。它们可从存储器单元40读出。加法器41把加权的乘积信号加到采样相位误差信号vk上。
表示在图12中的采样相位误差检测器1可描述如下
或者，用简化形式Vk(τ)=Σi=0L-1el-kΣj=0L-1a^j-k·bi,j---(3)]]>这里，ei(τ)是均衡化的差值，1是由判决装置18判定的符号。
如果有噪声的数字接收信号zk直接加至第二延迟单元链32，而不是插入减法器30，判定反馈采样相位误差检测器1中的两个序列zk与估计k之间的组合一般就可用具有元素Bi，j的加权矩阵B来描述。
保持V=z×B×a^T;]]>有z＝a×H；于是V=z×H×B×a^]]>我们得到等式(4)。
如果差分信号e=z-a^×H]]>用来代替z，我们就得到等式(2)。V=z×B×a^T;]]>有e=a×H-a^×T×h,]]>于是V=(a×H-a^×I×h0)×B×a^T]]>在等式4中，矩阵主对角线上的元素被省略。
整个系统可用下面的等式来描述，所处的情况是其中zk和k是采样相位误差检测器的输入信号
上述等式同样得到这种情况，即当ek和k是相位检测器的输入信号时，但假定矩阵元素h00，h11，h2.2…数值为0。
传输链路H的等效时间离散通道的脉冲响应h(t)用带有元素hm，n(τ)的矩阵H(τ)来描述。
采样相位误差信号的平均值E[v(k)]，也就是说定时函数f(τ)得到一般形式如下f(τ)=E[v(k)]=e[a2]·Σi=1LΣk=1Lhi,k(τ)·bk,i]]>k≠i，当ek代替zk，加至本发明的采样相位检测器时。
图12表示的采样相位误差检测器1是一种这样的采样相位误差检测器，其可广泛应用，并为任何所希望的应用提供全部自由度。
另外的最优化于特定应用的采样相位误差检测器能够从根据本发明的能广泛应用并表示在图12中的采样相位误差检测器1系统地推导出来。
下面考虑由等式4确定的加权矩阵B和按照图12所示电路系统实现这个矩阵B。
矩阵B的大小和维数是传输链路H的脉冲响应长度L的函数。如果脉冲响应h(τ)的可觉察持续时间是如五个时间周期，乘法器阵列33就包括例如5×5个乘法器(L2)，就是说，在任何情况下，延迟单元链中的延迟单元数目为N＝4。
对角线的系数和平行于主对角线的轴的系数在脉冲响应矩阵H中是相同的，也就是说，脉冲响应矩阵H具有所谓Toeplitz的结构。加权矩阵B的对角线的系数相应地也具有相等的值。加权矩阵B的次对角线上需要至少一个权重系数，起采样相位调整的作用。
在优选实施例中，加权矩阵的主对角线上的所有系数变为零，加权矩阵每列只有一个非消失系数。
权重系数最好用这样的方法进行调整，即，用表示在图13的理想特性曲线的结果来调整。
如果对角线上多个系数值为非零值，这就对抖动信号的减小没有附加的效果，因为这种效果已经由环路滤波器26达到。
加权矩阵B具有的非消失系数越少，则估计k与接收信号值zk的相关度越小，并且需要提供在乘法器阵列33和加权电路39中的乘法器也越少。在着手最优化之后，就能够使采样相位误差检测器1，例如图12所表示的缩减为较简化的电路。
根据本发明的采样相位误差检测器产生采样相位误差信号vk，它的平均值近似正比于未知的正确采样相位τ0与当前估计τ之间差值τ=τ0-τ^]]>采样相位误差信号的平均值E[vn]是近似正比于采样误差的幅度值，它可按照本发明用作时钟调整的标准。图13a表示采样相位误差信号vk的平均值。采样相位函数f(τ)的如图13所示的理想特性曲线具有最优采样相位τ＝0处的唯一零交点。采样相位函数单调地上升，并关于原点理想地对称。
图13b表示采样相位误差信号vk的方差或抖动。采样相位检测器1的输出信号的方差标志采样相位误差检测器的质量。方差是平均平方误差的度量，它是由采样相位误差检测器在估算采样误差时得出的。平均平方误差正比于相位抖动。
时钟较准环路中的噪声干扰由两种噪声源引起。这两种噪声成分也表示为加性噪声和自噪声。加性噪声或随相抖动是由包含在接收机的接收信号中的所有噪声信号和干扰信号引起的。所谓自噪声是由采样相位误差检测器本身产生的系统抖动而引起的。这个系统抖动的原因在于这个事实，即采样相位误差信号vk是通过基于随机值序列k的输入信号和zk产生的。
图13b表示采样相位误差信号方差分布的原理。如果采样相位误差是τ＝0，由系统抖动引起的方差分量就是最小的，理想地等于零。方差值随采样相位误差τ的增加而增长。在发明的校准环路操作期间，采样相位τ相对于理想值τ0变化，这样就产生自噪声。加性噪声分量总是出现，与采样相位误差无关。在例如图12所示的本发明采样相位误差检测器1的理想调整期间，例如判定反馈时钟校准环路具有稳定状态的最小抖动。由于这个结果，接收信号的误码率BER同样最小。
时钟校准环路中的采样相位误差检测器的自噪声方差可描述如下。σvn2=E[a4]·Σi=1L(Σk=1Lhi,k·bk,i)2+E2[a2]·Σi=1LΣj=1L(Σk=1Lhi,k·bk,i)2+Σi=1LΣj=1L(Σk=1Lhi,k·bk,iΣi=1Lhi,j·bi,j)-3·Σi=1L(Σk=1Lhi,k·bk,i)2]]>(7)脉冲响应的采样i，k是这种情况下的采样相位函数。
加性噪声的方差同样是加权矩阵B的函数。在加性噪声是带有方差σn2的白噪声时的情况下，它是σvn2=e[a2]·σn2·Σi=0LΣj=0Lbi,j2---(8)]]>本发明的采样相位检测器1的抖动能够就各种加权矩阵B进行计算，并使其系统地最小化，因为时变传输链路的脉冲响应h(τ)一般是已知的。
图12表示的采样相位误差检测器能够缩减为特定应用的较简单的电路。在图14a表示的示例中，提供有大大简化的乘法器阵列33，它将第一延迟单元链31的第二延迟单元的输出信号乘以未延迟的差值ek，并乘以第二延迟单元链32的所有延迟单元的输出信号，以便产生乘积信号。在这种简化结构的情况下，结果是图14a表示的电路，其等效于图14b表示的电路。
这样就得出计算电路1的一种与图15a表示的电路结构相对应的电路结构。这种结构已描述于德国专利申请DE 10212913.4，这里参考它的描述。在如图12表示的本发明的计算电路1，在图15所示的特定情况下，误差信号ek通往线性的、最好有非对称脉冲响应的非对称数字滤波器，然后，滤波器的输出信号与已判定的符号值k相继进行相关。
图15a中表示的计算电路的时间函数F(τ)用下等式来描述f(τ)=Σ···cl·hi(τ);]]>其中ci=bi.L-12]]>函数f(τ)由脉冲响应hi(τ)＝h(i×T+τ)的采样和FIR滤波器的可自由选择的系数Trkci＝bi(L-1)/2来确定。图15a表示的同步类型在这种方法中适用于不同的脉冲形状h(t)。
图15a表示的本发明的计算电路1用于，例如，计算图2中表示的收发机时钟相位校准电路的时钟校准标准vk。根据图15a的计算电路1，在控制电路内循环运转，并产生时钟校准标准u。计算电路1包括减法器30，其建立均衡数字接收信号zk与已被形成的数字值计信号k之间的差分信号ek。为此目的，计算电路1具有第一信号输入端，用于加入由均衡器均衡的数字接收信号ek；和第二信号输入端，用于加入由判决装置形成的估计信号k。均衡的数字接收信号ek的第一信号输入端通过内部的线路连至减法电路30的第一信号输入端。计算电路的第二输入端通过内部的线路与减法电路30的第二输入端相连。减法电路30形成数字接收信号zk与由判决装置18形成的估计信号k之间的差分信号ek，并将它通过输出线路提供给非递归的数字滤波器43。非递归的数字滤波器43用于对加入的差信号ek进行滤波。本发明的计算电路1中的非递归的数字滤波器43包括由串行连接的延迟单元32-i组成的延迟单元链32-2。延迟单元32-i的数目是2×M+1。延迟单元32-i的输出信号分别通过线路馈送至乘法器45-i，这些乘法器将延迟单元的输出信号乘以可调整的权重系数b。由权重或滤波系数b加权的延迟单元32-i的输出信号通过线路馈送到加法器41，该加法器将加权的延迟单元输出信号加到数字滤波器的输出信号上。所形成的数字滤波器的输出信号通过线路加至非递归数字滤波器43的输出端46。非递归数字滤波器43的输出端46通过线路与另外的乘法器47相连。
计算电路1还包括延迟电路31。延迟电路31接收由判决装置18产生的数字估计信号k，并将延迟M×T的延迟时间，即一直到处于中间位置的延迟单元M的延迟单元的延迟时间。由延迟电路31暂时延迟的估计信号k，通过线路48馈送至乘法器47，该乘法器将延迟电路31的输出信号乘以非递归数字滤波器43的数字滤波器输出信号，以形成时钟校准标准u(k)，时钟校准标准通过内部线路被提供给计算电路1的输出端24。
延迟单元链32中的延迟单元32-i以数字接收信号的符号时钟速率(T)计时。延迟单元链32中的延迟单元32-i的数目最好是奇数，但不是必须的。延迟单元链32中的延迟单元32-i的数目是2×M+1，在本发明的计算电路1的优选实施例中，N近似于3。所形成的时钟校准标准u(k)，在瞬时t＝M×T，构成所接收的脉冲响应与滤波系数为b的非递归滤波器43的脉冲响应的卷积值。
在本发明的计算电路1的情况下，在延迟单元链32内处于中间位置的延迟单元32-M的输出信号的滤波系数b(M)被设置为零。当脉冲响应h(t)对称时，延迟单元链32中其余延迟单元32-i的滤波系数最好具有对处于中间位置的滤波系数b(M)呈现点对称的数值。
M＝3时，延迟单元链32包括7个延迟单元(N＝2M+1)，并且，非递归数字滤波器43具有7个可调整的滤波系数b。滤波系数的值最好设置为对处于中间位置的延迟单元32-3的第M个滤波系数b(M)呈现点对称。
在本发明的计算电路1的情况下，可能的滤波系数组是b(i)＝(-1，-1，-1，0，1，1，1)本发明的计算电路1另一种可能的系数是b(i)＝(-1，+1，-1，0，+1，01，+1)
图15b表示本发明的计算电路1的另一优选实施例。在图15b表示的优选实施例的情况下，代替数字估计信号k，只使用它的符号，代替差分信号ek，也只使用它的符号ek。
图15所表示的实施例情况下的计算电路1包括第一符号电路48，其与下游的减法电路30相连。符号电路48检测由减法电路30形成的差分信号的符号，并只将符号提供给下游的非递归滤波器43。
图15表示的计算电路1还包括与下游的延迟电路相连的第二符号电路49。符号电路49检测数字估计信号k的符号，并将符号提供给延迟电路31。同样，在图15b表示的实施例情况下，处于中间位置的延迟单元32-M的滤波系数b(M)设置为零，其余的滤波系数被计算和设置为尽可能有利于初始化和抖动响应，滤波系数基本上调整到相对于滤波系数b(M)是点对称的。
图6c表示时钟校准标准u(k)的平均值分布，它是就M＝3根据计算电路1计算而得的，也就是说延迟单元链32有7个延迟单元32-i，图6c表示的示例的滤波系数组是b(i)＝(-1，-1，-1，0，1，1，1)如从图6c可看出，平均值的分布呈现单调上升过零于理想采样瞬间7×T(与最大无畸变的接收脉冲相比，有n＝3×T的延迟时间)。因此，在滚降系数为0.2的无畸变接收脉冲和无过量带宽的数据传输系统情况下，本发明的计算电路的时钟相位校准是稳定的，正如图6b表示的常规时钟校准电路一样。
表7表示已均衡的接收脉冲，在50％的过量带宽情况下，滚降系数为0.2。如上面已陈述过的，图5a，5b中所示的常规计算电路的时钟相位校准是不稳定的，如下面参考图7b所见，在采样瞬时附近的平均值呈S形分布。
图7c表示时钟校准标准u的平均值分布，它是根据图15本发明的计算电路1，就N＝3计算而得的，也就是说，非递归数字滤波器43在延迟单元链32中有7个延迟单元32-i，并且有如下滤波系数组b(i)＝(0；-1；-0.7；0；+0.7；1；0；)。从图7c可清楚看出，所算得的时钟校准标准u的平均值在采样瞬时7×T(也就是说，与接收脉冲最大脉冲响应相比，有3×T的时间延迟)附近，有单调上升过零分布。因此，时钟相位校准的这条特征线近似为直线，在感兴趣的时间区，即理想的采样瞬时前后是稳定的。
图8a表示被均衡器均衡的接收脉冲的情况，滚降系数为0.2，有50％的过量带宽。如同从图8c可见到的，由本发明的计算电路1计算得的时钟校准标准的平均值分布同样是单调直线上升的，因此，对于M＝3以及下列滤波系数组b(i)＝(0；-1；-0.75；0；0.75；1；0)来说，在采样瞬时区是稳定的。
由于接收脉冲的相位直线性，在所有情况下都有完全对称的脉冲响应。时钟校准标准滤波器43的滤波系数而因被选择为对处于中间的延迟单元32-M的滤波系数是点对称的。因为线性幅度和延迟的畸变，即线畸变，发送和接收滤波器的畸变，经常发生在实际数据传输系统中，所以相应的接收脉冲响应相对于脉冲最大值也是不对称的。因此，非递归数字滤波器43的滤波系数b(i)在这种情况下不需要选择得对时间指数M严格地点对称。与此无关地，滤波系数b(M)常常设置为零。由于选定滤波系数b(i)，在采样瞬时，与零点的相交是单调上升或下降的。在这种情况下，滤波系数b(i)最好这样来调整，即过零点的运行尽可能地急剧。与零点的相交最好以时钟校准标准的控制为准而尽可能地急剧，从而尽可能少地发生相位抖动。
如图4所表示的，由本发明的计算电路1形成的时钟校准标准，最好连续地定标并用加法器加到去耦信号上，以形成环路滤波器的时钟校准控制信号。收发机内的自适应均衡器的滤波系数Ci被乘以已存储的去耦系数gi，并由加法器加到相位参考信号值上，以形成去耦信号。去耦信号被定标并被加到由本发明的计算电路1形成的时钟校准标准u(k)上，以形成时钟校准控制信号。采样瞬时的精确位置通过添加相位参考信号值而被规定。在数据传输系统没有过量带宽的情况下，线性均衡器的主系数上游的第一系数足以产生去耦信号，在数据传输系统带有过量带宽的情况下，使用自适性均衡器的多个滤波系数来产生去耦信号。在与非递归数字滤波器12的滤波系数情况类似的方法中，选定权重系数用以产生去耦信号，它随数据传输系统而变，特别是发送信号的频谱形状和功率谱畸变可被预期的系统。
图16a，16b表示本发明采样相位误差检测器1的不同实现变体。图16a中提供的是减法电路30，它在图16b的实现方式中被去掉。在图16b所示实施例的情况下，接收信号zk被直接馈送至采样相位误差检测器1，而没有减法电路插入。
图16c表示一种实现变体，其中提供有符号检测电路。
图17表示根据本发明的最优化采样相位误差检测器1的一个示例，涉及升余弦脉冲，α＝0.5。在这种情况下，L×L(＝5×5)乘法器阵列已被简化到这种程度，即只有未消失的L-1＝4个系数的乘法器被提供。系数bik可自由选择，如同基于FIR滤波器的示例中那样。最优化的权重系数bk是脉冲形状h(t)和加性噪声，即接收信号的SNR(信噪比)的函数。在小SNR值时，系数bk等于α＝0.5的升余弦滤波器的脉冲响应h(t)样本的导数h，例如b2，4＝-0.21；b1，2＝1；b3.2＝-1；b2.0＝0.21。图18a，18b，18c表示根据本发明的采样相位误差检测器1的另一些可能的实现变体，涉及升余弦脉冲，α＝0.5。
本发明的采样相位误差检测器可以被用于最优化时钟调整环路，以最小化多种应用中的抖动。
通过下面的例子，描述对采样相位误差检测器进行最优化的过程。如图19a所示，假定所选的示例是有5×5乘法器阵列的采样相位检测器。在加权矩阵B中，L条不同的对角线上的L个矩阵元素被设置为0。B=00b0,20000b1,20000b2,2=00000b3,20000b4,200]]>
矩阵元素bij被发送至加权电路。其加权矩阵元素为bij＝0的那些线路和乘法器是用不上的。因此，只形成L个乘积信号。
图19b表示上面规定的矩阵已被简化的乘法器阵列。
图19c以简化的图解表示图19b说明的采样相位检测器。
图19c中表示的采样相位检测器就电路系统来说与图19d中表示的简化的采样相位检测器相应。
如从图19a-19d可以看出的，在图19a中表示的一般采样相位误差检测器能被系统地简化为有FIR滤波器的采样相位误差检测器。
图20表示从图19a表示的一般采样相位误差检测器开始进行采样相位误差检测器优化的又一示例。如同第一个示例的情况，开始点是有5×5乘法器阵列的采样相位检测器，如图19a所表示的。
L个矩阵元素连续地设置在加权矩阵中的L个不同主对角线上。
结果是下列加权矩阵BB=0000000b1,200b0,40b2,2=00b2,400b3,20000000]]>矩阵元素bij被发送至加权电路。其矩阵权重bij＝0的那些线路和乘法器是用不上的。结果是本发明的采样相位误差检测器的图20所示的实施例。
在采样相位误差检测器1内的另一些等效的电路设置能系统地以同样的方法派生出来。从理论上说，给出L＝5，能推导出144种不同的电路设置。图18a至18c给出这种示例。
加权矩阵B的权重系统bij的优选值能根据本发明参考采样相位检测器τ从脉冲响应ak(τ)的样本推导计算。在这方面，存在下列关系bi,j=∂∂τhi-j]]>这样算出的系数是适用的，特别是对于有较大加性噪声的电路应用。
本发明用来计算判定反馈相位校准的采样相位误差的计算电路有下特点第一延迟单元链(31)，它有L31-1个用于延迟判决装置的数字估算k的串联延迟单元。延迟单元链31中信号在任何情况下都被延迟j个时钟脉冲。有L31-1个延迟单元的延迟链分布在L31个时钟脉冲上(计算中也考虑j＝0)第二延迟单元链(32)，它有L32-1个用于延迟均衡信号(zk，ek)的串联延迟单元。延迟单元链31中信号在任何情况下都被延迟i个时钟脉冲。延迟链伴以L32个脉冲(计算中也考虑i＝0)。
延迟单元链32的长度L32在任何情况下被延迟i个脉冲。有L32-1个延迟单元的延迟链分布在L32个脉冲上(计算中也考虑i＝0)。延迟单元链31的长度L31(计算中也考虑j＝0)不必要等于延迟单元链32的长度L32(计算中也考虑延迟i＝0)。
来自延迟单元链31的信号被乘以来自延迟单元链32的信号，致使一旦有这些组合时，延迟时间的每一差值x＝i-j被精确产生。
乘积在加权电路(39)中被乘以权重bij。加权的乘积信号被相加。
最多L31+L32-1个乘积能从有不同的延迟周期差值的输入信号形成。
在一个优选形式中，所形成的乘积数目与L31-1或L32-1两者中的较大数目相应。
在一个优选形式中，不形成其延迟为i-j＝0的信号乘积。
在原则上，乘积能从任何所希望的信号ek-j和ak-j形成，如果延迟之间的差有所希望的值的话。但优选这样的信号组合，即根据公式(7)，自噪声的方差最小。
附图标记对照表1 计算电路2 接收机3 数据源4 发送机5 线路6 数字发送滤波器7 线路8 数模转换器9 传输通路10模数转换器11线路12接收滤波器13线路14插补器15线路16均衡器17线路18判决装置19线路20线路21线路22输入端23输入端24输出端25线路26环路滤波器27线路28 相位计数器29 线路30 减法电路31 延迟单元链32 延迟单元链33 乘法器34 线路35 线路36 线路37 线路38 线路39 加权单元40 存储器41 线路42 线路42a 线路43 滤波器46 输出端47 乘法器48 符号电路49 符号电路
权利要求
1.一种用于计算判定反馈时钟相位校准电路的采样相位误差信号的计算电路，其特征在于，具有(a)第一延迟单元链(31)，其具有多个串联的延迟单元，用于延迟判决装置的数字估计k；(b)第二延迟单元链(32)，其具有多个串联的延迟单元，用于延迟均衡信号(zk，ek)；(c)乘法器阵列(33)，其包括多个以矩阵形式排列的乘法器，并将未延迟的数字估计k和第一延迟单元链(31)的所有延迟单元的延迟估计乘以均衡信号(zk，ek)和第二延迟单元链(32)的所有延迟单元的延迟输出信号，以便产生乘积信号；(d)加权电路(39)，其将乘法器阵列产生的乘积信号乘以可调的权重系数(bi，j)；以及具有(e)加法器(41)，其将加权电路(39)加权的乘积信号加至由计算电路(1)信号输出端(24)输出的采样相位误差信号(Vk)上。
2.根据权利要求1所述的计算电路，其特征在于，具有减法电路(30)，其产生由均衡器(16)均衡的数字接收信号(zk)和由判决装置(18)形成的估计k之间的差分信号(ek)。
3.根据权利要求2所述的计算电路，其特征在于，差分信号(ek)被加至第二延迟单元链(32)。
4.根据前述权利要求之一所述的计算电路，其特征在于，两个延迟单元链中的串联延迟单元的数目(L)相同。
5.根据权利要求4所述的计算电路，其特征在于，延迟单元以数字接收信号的符号时钟速率定时。
6.根据权利要求1所述的计算电路，其特征在于，计算电路(1)的信号输出端(24)被连接至环路滤波器(26)，用于采样相位误差信号的滤波。
7.根据权利要求6所述的计算电路，其特征在于，相位计数器(28)被连接至环路滤波器(26)的下游。
8.根据前面权利要求之一所述的计算电路，其特征在于，判决装置(18)接收通过传输链路(H)发送的数字接收信号。
9.根据前述权利要求之一所述的计算电路，其特征在于，两个延迟单元链(31，32)的串联延迟单元的数目(N)是脉冲响应h(t)的持续时间的函数。
10.根据权利要求8所述的计算电路，其特征在于，传输链路(H)具有发送机(4)的数字发送滤波器(6)，数模转换器(8)，其用于将数字发送信号转换为模拟发送信号，传输通道(9)，其用于将发送信号向接收机发送，模数转换器(10)，其用于将通过传输通道接收的接收信号转换为数字接收信号，数字接收滤波器(12)，其用于数字接收信号的滤波，均衡器(16)，其用于均衡接收信号。
11.根据权利要求10所述的计算电路，其特征在于，插补器(14)被提供在接收滤波器(12)和均衡器(16)之间。
12.根据权利要求11所述的计算电路，其特征在于，模数转换器(10)以自由运行操作周期进行操作，插补器(14)由相位计数器输出的采样速率信号控制。
13.根据权利要求4所述的计算电路，其特征在于，乘法器阵列(33)包括L2个乘法器，其用于产生L2个乘积信号。
14.根据权利要求13所述的计算电路，其特征在于，加权电路(39)具有L2个乘法器，其用于将乘积信号乘以可调权重系数。
15.根据权利要求1所述的计算电路，其特征在于，可编程存储单元(40)被提供用于存储权重系数。
16.根据权利要求1所述的计算电路，其特征在于，采样相位误差信号由采样相位检测器按下列等式计算 这里ei(t)是均衡差分值，B是加权电路的权重系数矩阵，和i是判决装置的符号估计。
17.一种用于计算判定反馈时钟相位校准电路的采样相位误差信号的计算电路，其特征在于，具有(a)减法电路(30)，其产生由均衡器均衡的数字接收信号(zk)，和由判决装置形成的数字估计(k)；(b)非递归数字滤波器(34)，其用于差分信号(ek)的滤波；非递归数字滤波器(43)具有由若干串联连接的延迟单元(32-i)形成的延迟单元链(32)，它们的延迟输出信号在任何情况下都被乘以可调权重系数，并由加法器(41)加到数字滤波器输出信号上，处于延迟单元链(32)中间的延迟单元输出信号的权重系数是零；(c)延迟电路(31)，其用于使非递归数字滤波器(43)与处于延迟单元链(32)中间的延迟单元之间的数字估计信号(k)有一个延迟时间(N*T)，和(d)乘法器(47)，其将非递归数字滤波器(43)的数字滤波器输出信号乘以延迟电路(31)的输出信号，以形成采样相位误差信号vk。
18.根据权利要求17所述的计算电路，其特征在于，延迟单元链(32)中的其余的延迟单元的权重系数的值相对于处于中间的延迟单元的权重系数是点对称的。
19.根据权利要求17或18所述的计算电路，其特征在于，连接在减法电路(30)下游的是符号电路，其检测差分信号的符号，并将它供给非递归数字滤波器(43)。
20.根据权利要求17-19任一项所述的计算电路，其特征在于，连接在延迟电路(32)的上游的是第二符号电路，其检测数字估计信号的符号，并将该符号供给延迟电路。
21.根据前面权利要求之一所述的计算电路，其特征在于，均衡器(16)是自适应均衡器。
22.根据权利要求21所述的计算电路，其特征在于，均衡器(16)的滤波系数(Ci)被乘以存储的去耦系数(gi)，并被加法器加到相位参考信号值上，以形成去耦信号。
23.一种用于时钟相位校准的时钟相位校准电路其特征在于，具有(a)模数转换器(10)，其利用采样速率信号对模拟接收信号进行采样，以便产生数字接收信号；(b)均衡器(16)，其对数字接收信号进行均衡；(c)判决装置(18)，其连接在均衡器(16)的下游，并从均衡的数字接收信号产生接收信号的数字估计信号k；(d)采样相位误差检测器(1)，其用于产生时钟相位校准的采样相位误差信号Vk，它规定采样速率误差信号的信号相位与理想采样速率信号的定点信号相位之间的相位偏差；并且具有(e)环路滤波器(26)，其对采样速率误差信号vk进行滤波，并将它作为采样信号供给模数转换器(10)；(f)采样相位误差检测器(1)，它具有减法电路(30)，其产生均衡数字接收信号zk和数字估计信号k之间的差分信号ek，第一延迟单元链(31)，其具有多个串联的延迟单元，用于延迟判决装置的数字估计k；第二延迟单元链(32)，其具有多个串联的延迟单元，用于延迟均衡的差分信号ek，乘法器阵列(33)，其包括多个以矩阵形式排列的乘法器，并将未延迟数字估计k和第一延迟单元链的所有延迟单元的延迟估算乘以均衡差分信号ek和第二延迟单元链的所有延迟单元的延迟差分信号，以便产生乘积信号，加权电路(39)，其将乘法器阵列产生的乘积信号乘以可调的权重系数，和加法器(41)，其将加权电路加权的乘积信号相加，以便产生采样相位误差信号vk，该信号vk经采样相位误差检测器(1)的信号输出端(24)被提供给环路滤波器(26)。
24.一种收发机，其特征在于，具有根据权利要求23所述的时钟相位校准电路。
25.根据权利要求24所述的收发机，其特征在于，回波补偿电路被提供用于补偿由收发机发送的发送信号引起的回波信号。
26.根据权利要求25所述的收发机，其特征在于，提供幅度限制电路，其限制已滤波的控制信号的幅度至极限值，该极限值是回波补偿电路的可调信号的函数。
27.根据权利要求25所述的收发机，其特征在于，回波补偿电路的数字输出信号被减法器从滤波数字接收信号中减去，以便产生回波补偿的数字接收信号。
28.一种数字接收装置，其特征在于，具有根据权利要求1所述的计算电路。
29.一种数字接收装置，具有根据权利要求28所述的计算电路，其特征在于数据接收装置是接收机，其用于接收模拟接收信号。
30.一种数字接收装置，具有根据权利要求29所述的计算电路，其特征在于数据接收装置是读取装置，其用于读取模拟信号。
31.根据权利要求1至4之一所述的计算电路，其特征在于，连接在减法电路(30)下游的是符号电路，其检测差分信号的符号，并将它供给延迟单元链(32)。
32.根据权利要求1至4之一所述的计算电路，其特征在于，连接在延迟电路(31，32)下游的是第二符号电路，其检测数字估计信号的符号，并将它供给第一延迟单元链(31)。
全文摘要
一种计算电路，用于计算判定反馈时钟相位校准电路的采样相位误差信号，具有第一延迟单元链，具有多个串联的延迟单元，用于延迟判决装置的数字估计a
文档编号H04L7/02GK1447556SQ03107289
公开日2003年10月8日 申请日期2003年3月21日 优先权日2002年3月22日
发明者海因内希·申克, 迪尔克·德克 申请人:印芬龙科技股份有限公司