专利名称：可线性扩展的广播路由器装置的制作方法
技术领域：
本发明涉及一种广播路由器，具体地说，涉及一种具有以全连接拓扑配置的多个路由引擎的可线性扩展的广播路由器。
背景技术：
广播路由器允许其多个输出端中的每一个都被分配有来自输入给它的多个输入中任何一个的信号。例如，一N×M广播路由器具有N个输入端和M个输出端，这N个输入端和M个输出端通过允许N个输入中任何一个被施加到M个输出端中的每一个的路由引擎耦合在一起。经常希望构造较大的广播路由器，例如4N×4M广播路由器。构造较大广播路由器的一种解决方法是将较小的广播路由器用作所提出的较大广播路由器的构件。例如，为了构造一个4N×4M的广播路由器，需要16个N×M的广播路由器。结果是，以这种方式构造的大广播路由器经常是非常昂贵和笨重的。可线性扩展的广播路由器克服了几何扩展的问题。但是，传统配置的可线性扩展的路由器受到他种缺陷的损害。例如，他们往往容易受到导致多个广播路由器部件无法响应单一中断的严重故障的影响。
发明内容
可线性扩展的广播路由器包括至少三个以全连接拓扑配置的路由引擎，其中的每一个路由引擎都具有输入和输出侧。在包括第一、第二和第三路由引擎的本发明的实施例中，第一离散链路将第一路由引擎的输入侧耦合到第二路由引擎的输入侧。类似的，第二离散链路将第一路由引擎的输入侧耦合到第三路由引擎的输入测，并且第三离散链路将第二路由引擎的输入测耦合到第三路由引擎的输入侧。
图1是根据本发明的示教构成的可线性扩展的广播路由器的方框图；
图2是图1的可线性扩展的广播路由器的第一实施例的展开的方框图；图3是图2的可线性扩展的广播路由器的广播路由器部件的扩展端口的展开方框图；和图4是图1的线性广播路由器的第二可选实施例的展开方框图。
具体实施例方式
参见图1，下面将详细描述根据本发明的示教构成的一可线性扩展的广播路由器100。如现在所看到的，可线性扩展的广播路由器100包括相互耦合以形成较大可线性扩展的广播路由器100的多个广播路由器部件。当然，每个广播路由器部件是一个离散的路由器，其具有N个输入、M个输出和一个例如转换逻辑的路由引擎，该路由引擎用于有选择地将M个输出中的任何一个连接到N个输入中的任何一个。正如此处所披露的，每个广播路由器部件都是一N×M规模的广播路由器。但是，完全可以设想，可线性扩展的广播路由器100可以由规模彼此不同的多个广播路由器部件构成。
正如此处所进一步披露的，可线性扩展的广播路由器100是通过将第一、第二、第三和第四广播路由器部件102、104、106和108耦合在一起形成的。当然，当前所披露的由4个广播路由器部件组成的可线性扩展的广播路由器100纯粹是举个例子。因此，应该清楚地认识到，按照本发明的示教构造的可线性扩展的广播路由器可以利用各种其它数目的广播路由器部件形成，只要共同地形成可线性扩展的广播路由器的广播路由器部件的总数目等于或大于3即可。当以此处披露的方式相互连接时，共同形成可线性扩展的广播路由器100的第一、第二、第三和第四广播路由器部件102、104、106和108可以如图1所示的一起存放在公用机架上，或者如果需要的话，存放在分立的机架上。虽然如以前所述的那样，广播路由器部件102、104、106和108可以具有彼此不同的规模，或者可选地全都具有相同的N×M规模，但已经证明适合于此处所设想的使用的规模是256×256。此外，可线性扩展的广播路由器100的适当配置将耦合其中每一个规模为256×256的5个广播路由器部件，从而导致产生一1,280×1,280的广播路由器。
可线性扩展的广播路由器100的第一、第二、第三和第四广播路由器部件102、104、106和108以全连接拓扑耦合在一起。当可线性扩展的广播路由器的多个广播路由器部件以全连接拓扑配置时，每个广播路由器部件通过一离散链路连接到其他广播路由器部件中的每一个和任何一个。换句话说，第一、第二和第三双向链路110、112和114分别将第一广播路由器部件102耦合到第二、第三和第四广播路由器部件104、106和108。另外，第四和第五双向链路116和118分别将第二广播路由器部件104耦合到第三和第四广播路由器部件106和108。最后，第六双向链路120将第三广播路由器部件106耦合到第四广播路由器部件108。不同的是双向链路110至120可以由铜线、光纤或其他适合于数字信号交换的传输介质形成。当然，除了在图1中所示的广播路由器部件对之间的单一双向链路之外，在本发明的可选实施例中，可以设想，广播路由器部件对可以改为通过第一和第二单向链路而耦合在一起。在图2中示出了这样的可选的结构。
现在转到图2，现在将更加详细地描述可线性扩展的广播路由器100。如现在所看到的，第一、第二、第三和第四广播路由器部件102、104、106和108中的每一个都具有N个选择器122-1至122-N，这N个选择器被配置为每个选择器的输出将N个输入中的一个提供给与那个广播路由器部件102、104、106、108相关的路由引擎的输入侧。如此处所披露的，选择器122-1至122-N中的每一个都是一2∶1选择器电路，其具有分别作为第一输入124-1至124-N的、遵从音频工程协会-3(或“AES-3”)标准的输入数字音频数据流和分别作为第二输入126-1到126-N的、遵从在AES-10标准中阐述的多信道数字音频接口(“MADI”)标准的输入数字音频数据流。关于这一点，应该注意到，MADI输入数字音频数据流可以包含多达32个AES-3数字音频数据流，并且，第二输入126-1到126-N中的每一个包含由提取电路(未示出)先前从MADI输入数字音频数据流中提取的单个AES数字音频数据流。从而，选择器电路122-1到122-N中的每一个的输出将N个输入数字音频数据流中的一个提供给广播路由器部件102、104、106、108的路由引擎的输入侧。选择器电路122-1到122-N中的每一个还包括控制输入(未示出)，用于在第一输入124-1到124-N处提供的AES输入数字音频数据流和在第二输入126-1到126-N处提供的MADI提取的AES输入数字音频数据流之间进行选择。当然，应当容易地认识到，除了此处公开的输入数字音频数据流之外的其他类型的输入数据流同样适用于广播路由器部件102、104、106和108。例如，可以设想，广播路由器部件102、104、106和108可以改用诸如压缩的视频和数据信号的其他低频带数字信号。可以进一步设想，只要作少许改动，例如使硬件更快一些，可以将非压缩数字视频信号用于广播路由器部件102、104、106和108。
对于第一、第二、第三和第四广播路由器部件102、104、106和108中的每一个，从选择器电路122-1到122-N中的每一个输出的所选择的输入信号音频数据流被馈送至路由引擎128、第一扩展端口130、第二扩展端口132和第三扩展端口134的输入侧。位于路由引擎128内的是将在路由器引擎128的输入侧接收到的输入数字音频数据信号中的任何一个指定给路由引擎128的输出侧的输出线中的任何一条的转换装置。可变地，可以设想，路由引擎128可以以例如作为一系列指令的软件、例如作为一系列逻辑电路的硬件或软件和硬件的组合的形式具体化。第一、第二和第三扩展端口130、132和134的每一个就广义上来说包括一存储器子系统和一处理器子系统，其中(1)从第一广播路由器部件的选择器电路122-1到122-N接收的输入数字音频数据流，和(2)从第二广播路由器部件的扩展端口接收的输入数字音频数据流在被传送到它们的最终目的地之前可以在所述存储器子系统中进行缓存；所述处理器子系统用于控制(1)从选择器电路122-1到122-N接收的输入数字音频数据流传送到第二广播路由器部件的扩展端口，和(2)从第二广播路由器部件的扩展端口接收的输入数字音频数据流传送到第一广播路由器部件的路由引擎128的输入侧。
立刻转到图3，将更加详细地描述第一、第二和第三扩展端口130、132和134。关于这一点，应当注意，尽管此处描述和图解说明了第一广播路由器部件102的第一扩展端口130，由于第一广播路由器部件的第二和第三扩展端口132和134以及第二、第三和第四广播路由器部件104、106和108的第一、第二和第三扩展端口130、132和134都是类似地配置的，所以下面的描述也适用于这些扩展端口。因此，如从图3中可以看到的，第一扩展端口130包括第一存储空间142和第二存储空间144。不同的，第一和第二存储空间142和144可以包括第一和第二离散的存储器，或者如图3所示，可以包括在共用存储器器件中的第一和第二离散的地址空间。
扩展端口130还包括例如控制器的用于控制将由扩展端130所接收的输入数字音频数据流传输到他们最终目的地的控制电路146。更具体的，耦合到扩展端口130的选择器电路(例如选择器电路130-1)的输入数字音频数据流输出临时存储在第一存储空间142中，或在其中缓存。控制器146随后将存储在第一存储器空间142中的数字音频数据传送至第二广播路由器部件104的扩展端口130的第二存储器空间144。类似的，存储在第二广播路由器部件104的扩展端口130的第一存储器空间142中的数字音频你信号被传送至第二存储空间144。控制器146将从第二广播路由器部件104接收的数字音频数据从第二存储空间144传送至用于第一广播路由部件102的路由引擎128的输入侧。当然，扩展端口130的结构和操作仅仅是适合于数字音频数据传输的一种设备和相关联的处理，完全可以设想，涉及缓存和/或先入先出(“FIFO”)方案的其他设备和/或处理同样适用于此处公开的目的。
当从关于第一、第二、第三和第四广播路由器部件102、104、106和108的选择器122-1到122-N中的每一个中输出离散的输入数字音频数据流时，馈送到第一广播路由器部件102的路由引擎128、第一扩展端口130、第二扩展端口132和第三扩展端口134的输入侧中的每一个的输入数字音频数据流是音频数据输入流1到N。类似的，馈送到第二广播路由器部件104的路由引擎128、第一扩展端口130、第二扩展端口132和第三扩展端口134的输入侧的每一个的输入数字音频数据流是输入数字音频数据流N+1到2N；馈送到第三广播路由器部件106的路由引擎128、第一扩展端口130、第二扩展端口132和第三扩展端口134的输入侧的每一个的输入数字音频数据流是输入数字音频数据流2N+1到3N；馈送到第四广播路由器部件108的路由引擎128、第一扩展端口130、第二扩展端口132和第三扩展端口134的输入侧的每一个的输入数字音频数据流是输入数字音频数据流3N+1到4N。
为了起到4N×4M广播路由器的功能，第一、第二、第三和第四广播路由器部件102、104、106和108中每一个的路由引擎128必须具有提供作为到其输入侧的输入的全部输入数字音频数据流1到4N。对于第一广播路由器部件102，输入数字音频数据流1到N被直接提供给路由引擎128的输入侧。另一方面，输入到扩展端口130、132和134的输入数字音频数据流1到N分别经由链路110被传送到第二广播路由器部件104的扩展端口130、经由链路112被传送到第三广播路由器部件106的扩展端口132、和经由链路114被传送到第四广播路由器部件108的扩展端口130。输入数字音频数据流1到N分别从第二广播路由器部件104的扩展端口130、第三广播路由器部件106的扩展端口132和第四广播路由器部件108的扩展端口130被传送到第二、第三和第四广播路由器部件104、106和108的路由引擎128的输入侧。
类似的，对于第二广播路由器部件104，输入数字音频数据流N+1到2N被直接提供给路由引擎128的输入侧。另一方面，输入到扩展端口130、132和134的输入数字音频数据流N+1到2N分别经由链路110被传送到第一广播路由器部件102的扩展端口130、经由链路118被传送到第四广播路由器部件108的扩展端口132、和经由链路116被传送到第三广播路由器部件106的扩展端口130。输入数字音频数据流N+1到2N分别从第一广播路由器部件102的扩展端口130、第四广播路由器部件108的扩展端口132和第三广播路由器部件106的扩展端口130被传送到第一、第四和第三广播路由器部件104、108和106的路由引擎128的输入侧。
对于第三广播路由器部件106，输入数字音频数据流2N+1到3N被直接提供给路由引擎128的输入侧。另一方面，输入到扩展端口130、132和134的输入数字音频数据流2N+1到3N分别经由链路116被传送到第二广播路由器部件104的扩展端口134、经由链路112被传送到第一广播路由器部件102的扩展端口132、和经由链路120被传送到第四广播路由器部件108的扩展端口134。输入数字音频数据流2N+1到3N分别从第二广播路由器部件104的扩展端口134、第一广播路由器部件102的扩展端口132和第四广播路由器部件108的扩展端口134被传送到第二、第一和第四广播路由器部件104、102和108的路由引擎128的输入侧。
最后，对于第四广播路由器部件108，输入数字音频数据流3N+1到4N被直接提供给路由引擎128的输入侧。另一方面，输入到扩展端口130、132和134的输入数字音频数据流3N+1到4N分别经由链路114被传送到第一广播路由器部件102的扩展端口134、经由链路118被传送到第二广播路由器部件104的扩展端口132、和经由链路120被传送到第四广播路由器部件108的扩展端口134。输入数字音频数据流3N+1到4N分别从第一广播路由器部件102的扩展端口134、第二广播路由器部件104的扩展端口132和第四广播路由器部件108的扩展端口134被传送到第一、第二和第四广播路由器部件102、104和108的路由引擎128的输入侧。这样，第一、第二、第三和第四广播路由器部件102、104、106和108的每一个的路由引擎128在它们的输入侧接收输入数字音频数据流1到4N。
在第一广播路由器部件102的路由引擎128内的转换逻辑或其他转换装置使得输入数字音频数据流1到4n中的任何一个被施加到它们的1到m输出中的任何一个。类似的，在第二、第三和第四路由器部件104、106和108的路由引擎128内的转换逻辑或其他转换装置使得输入数字音频数据流1到4N中的任何一个分别被施加到它们的M+1到2M、2M+1到3M和3M+1到4M输出中的任何一个。路由引擎128中的转换逻辑或其他转换装置由在用于可线性扩展的广播路由器100的控制器(未示出)或其他控制电路产生的一个或多个控制输入来控制。
分被在第一、第二、第三和第四广播路由器部件102、104、106和108的路由引擎128的输出侧输出的1到M、M+1到2M、2M+1到3M和3M+1到4M中的每一个传播到相应的选择器136-1到136-M。如此处所公开的，选择器136-1至136-M中的每一个是1∶2选择器电路，其具有耦合到路由引擎128的相应输出的输入、配置为发送遵从AES-3标准的输出数字音频数据流的第一输出138-1至138-M、和配置为发送遵从MADI标准的输出数字音频数据流的第二输出140-1到140-M。当然，由于如前面所提到的，MADI输入数字音频数据流可以包含多达32个AES数字音频数据流，第二输出140-1到140-M中的每一个将实际包含单个AES数字音频流，该AES数字音频流随后将通过结合电路(未示出)与其他AES数字音频流相结合，以形成MADI输出数字音频数据流。选择器电路136-1到136-M中的每一个还包括用于在AES-3和MADI输出数字音频数据流之间进行选择的控制输入(同样未示出)。
在没有在附图中示出的本发明的一个可选实施例中，如果广播路由器部件102、104、106和108被改成配置为处理遵从单一标准的输入数字音频数据流，所述单一标准例如AES-3标准、MADI标准或其他未在此处详细列举的其他标准，则选择器电路122-1到122-N和136-1到136-M可以被忽略。但是，根据这一结构，用于第一、第二、第三和第四广播路由器部件102、104、106和108中每一个的N个输入数字音频数据流中的每一个被直接馈送到路由引擎128、第一扩展端口130、第二扩展端口132和第三扩展端口134。同样根据这一结构，关于第一、第二、第三和第四广播路由器部件102、104、106和108中的每一个的路由引擎128的M个输出数字音频数据流输出中的每一个是可线性扩展的广播路由器100自身的输出。
接下来参考图4，将更加详细地描述可线性扩展的广播路由器100的替换实施例。如现在可以看到的，对于第一、第二、第三和第四广播路由器部件102、104、106和108，支持发送(“TX”)扩展端口148、第一接收扩展端口150、第二接收扩展端口152和第三接收扩展端口154，移除了第一扩展端口130、第二扩展端口132和第三扩展端口134。术语“发送”扩展端口意在表示将数据发送到所选目的地的扩展端口，所述目的地在此处是多个接收扩展端口。类似地，术语“接收”扩展端口意在表示从发送扩展端口接收数据的扩展端口。广义地说，给定广播路由器部件的每个发送扩展端口148包括从选择器电路122-1到122-N接收的输入数字音频数据流在传送到多个目的地之前在其中进行缓存的存储器子系统、和控制从选择器电路122-1到122-N接收的输入数字音频数据流传送到每一个其他广播路由器部件的接收扩展端口的处理器子系统。相反，给定广播路由器部件的第一、第二和第三接收扩展端口150、152和154中的每一个就广义上来说，包括从另一个广播路由器部件的发送扩展端口接收的输入数字音频数据流在被传送到他们的目的地之前可以在其中进行缓存的存储器子系统(未示出)、和控制从其它广播路由器部件的发送扩展端口接收的输入数字音频数据流传送到广播路由器部件的路由引擎的输入的处理器子系统。
对于第一、第二、第三和第四广播路由器部件102、104、106和108，选择器电路122-1到122-N中每一个的所选择的输入数字音频数据流输出被馈送到路由引擎128的输入侧和发送扩展端口148。当从用于第一、第二、第三和第四广播路由器部件102、104、106和108的每一个的选择器122-1到122-N输出离散的输入数字音频数据流时，馈送到第一广播路由器部件102的路由引擎128的输入侧和发送扩展端口148的每一个的输入数字音频数据流是音频数据输入流1到N。类似的，馈送到第二广播路由器部件104的路由引擎128的输入侧和发送扩展端口148的每一个的输入数字音频数据流是输入数字音频数据流N+1到2N；馈送到第三广播路由器部件106的路由引擎128的输入侧和发送扩展端口148的每一个的输入数字音频数据流是输入数字音频数据流2N+1到3N；以及馈送到第四广播路由器部件108的路由引擎128的输入侧和发送扩展端口148的每一个的输入数字音频数据流是输入数字音频数据流3N+1到4N。
如前面所述，为了起到4N×4M广播路由器的功能，第一、第二、第三和第四广播路由器部件102、104、106和108中每一个的路由引擎128必须具有提供作为到其输入侧的输入的全部输入数字音频数据流1到4N。对于第一广播路由器部件102，输入数字音频数据流1到N被直接提供给路由引擎128的输入侧。另一方面，输入到发送端口148的输入数字音频数据流1到N分别经由链路110被传送到第二广播路由器部件104的第一接收扩展端口150、经由链路112被传送到第三广播路由器部件106的第二接收扩展端口152、和经由链路114被传送到第四广播路由器部件108的第一接收扩展端口150。输入数字音频数据流1到N分别从第二广播路由器部件104的第一接收扩展端口150、第三广播路由器部件106的第二接收扩展端口152和第四广播路由器部件108的第一接收扩展端口150被传送到第二、第三和第四广播路由器部件104、106和108的路由引擎128的输入侧。
类似地，对于第二广播路由器部件104，输入数字音频数据流N+1到2N被直接提供给路由引擎128的输入侧。另一方面，输入到发送端口148的输入数字音频数据流N+1到2N分别经由链路110被传送到第一广播路由器部件102的第一接收扩展端口150、经由链路116被传送到第三广播路由器部件106的第一扩展端口150、和经由链路118被传送到第三广播路由器部件106的第二接收扩展端口152。输入数字音频数据流N+1到2N分别从第二广播路由器部件104的第一接收扩展端口150、第三广播路由器部件106的第一接收扩展端口150和第四广播路由器部件108的第二接收扩展端口152被传送到第二、第三和第四广播路由器部件104、106和108的路由引擎128的输入侧。
对于第三广播路由器部件106，输入数字音频数据流2N+1到3N被直接提供给路由引擎128的输入侧。另一方面，输入到发送端口148的输入数字音频数据流2N+1到3N分别经由链路112被传送到第一广播路由器部件102的第二接收扩展端口152、经由链路116被传送到第二广播路由器部件104的第三接收扩展端口154、和经由链路120被传送到第四广播路由器部件108的第三接收扩展端口154。输入数字音频数据流2N+1到3N分别从第一广播路由器部件102的第二接收扩展端口152、第二广播路由器部件104的第三接收扩展端口154和第四广播路由器部件108的第三接收扩展端口154被传送到第一、第二和第四广播路由器部件102、104和108的路由引擎128的输入侧。
最后，对于第四广播路由器部件108，输入数字音频数据流3N+1到4N被直接提供给路由引擎128的输入侧。另一方面，输入到发送端口148的输入数字音频数据流3N+1到4N分别经由链路114被传送到第一广播路由器部件102的第三接收扩展端口154、经由链路118被传送到第二广播路由器部件104的第二接收扩展端口152、和经由链路120被传送到第三广播路由器部件108的第三接收扩展端口154。输入数字音频数据流3N+1到4N分别从第一广播路由器部件102的第三接收扩展端口154、第二广播路由器部件104的第二接收扩展端口152和第四广播路由器部件108的第三接收扩展端口154被传送到第一、第二和第四广播路由器部件102、104和108的路由引擎128的输入侧。这样，第一、第二、第三和第四广播路由器部件102、104、106和108的每一个的路由引擎128在它们的输入侧接收输入数字音频数据流1到4N。将以上面参照图2所描述的方式，通过第一、第二、第三和第四广播路由器部件102、104、106和108对输入数字音频数据流1到4N进行进一步的处理。
这样，此处公开和图解说明了加强的可线性扩展的广播路由器，相对于先前的使用多个总线结构来互联多个广播路由器部件的可线性扩展的广播路由器，所述加强的可线性扩展的广播路由器通过在形成可线性扩展的广播路由器的多个广播路由器部件之间采用全连接的拓扑结构而享有改善的故障容错。虽然此处已经显示和描述了本发明的优选实施例，但本领域的普通技术人员可以在不偏离本发明的精神或原理的情况下，作出各种各样的修改和其它改变。因此，本发明的保护范围不局限于此处所述的实施例，而是只由所附权利要求书来限定。
权利要求
1.一种可线性扩展的路由器(100)，包括具有输入和输出侧的第一路由引擎(128)；具有输入和输出侧的第二路由引擎(128)；具有输入和输出侧的第三路由引擎(128)；第一链路(110)，所述第一链路(110)将所述第一路由引擎(128)的所述输入侧耦合至所述第二路由引擎(128)的所述输入侧；第二链路(112)，所述第二链路(112)将所述第一路由引擎(128)的所述输入侧耦合至所述第三路由引擎(128)的所述输入侧；第三链路(116)，所述第三链路(116)将所述第二路由引擎(128)的所述输入侧耦合至所述第三路由引擎(128)的输入侧；其中，所述第一、第二和第三路由引擎(128)是以全连接拓扑配置的。
2.如权利要求1所述的装置，其中所述第一、第二和第三路由引擎(128)的每一个都具有到它的所述输入侧的N个输入和从它的输出侧发出的M个输出；和由所述第一、第二和第三路由引擎(128)形成的所述可线性扩展的路由器(100)具有3N个输入和3M个输出。
3.如权利要求2所述的装置，其中所述第一链路(110)将到所述第一路由引擎(128)的所述N个输入提供给所述第二路由引擎(128)的所述输入侧，作为到它的第一N个附加输入，并将到所述第二路由引擎(128)的所述N个输入提供给所述第一路由引擎(128)的所述输入侧，作为到它的第一N个附加输入；所述第二链路(112)将到所述第一路由引擎(128)的所述N个输入提供给所述第三路由引擎(128)的所述输入侧，作为到它的第一N个附加输入，并将到所述第三路由引擎(128)的所述N个输入提供给所述第一路由引擎(128)的所述输入侧，作为到它的第二N个附加输入；所述第三链路(116)将到所述第二路由引擎(128)的所述N个输入提供给所述第三路由引擎(128)的所述输入侧，作为到它的第二N个附加输入，并将到所述第三路由引擎(128)的所述N个输入提供给所述第二路由引擎(128)的所述输入侧，作为到它的第二N个附加输入。
4.如权利要求1所述的装置，还包括具有输入和输出侧的第四路由引擎(128)；第四链路(114)，所述第四链路(114)将所述第一路由引擎(128)的所述输入侧耦合至所述第四路由引擎(128)的所述输入侧；第五链路(118)，所述第五链路(118)将所述第二路由引擎(128)的所述输入侧耦合至所述第四路由引擎(128)的所述输入侧；第六链路(120)，所述第六链路(120)将所述第三路由引擎(128)的所述输入侧耦合至所述第四路由引擎(128)的输入侧；其中以全连接拓扑结构配置所述第一、第二、第三和第四路由引擎(128)。
5.如权利要求4所述的装置，其中所述第一、第二、第三和第四路由引擎(128)具有到它的所述输入侧的N个输入，和从它的输出侧发出的M个输出；和由所述第一、第二、第三和第四路由引擎(128)形成的所述可线性扩展的路由器(100)具有4N个输入和4M个输出。
6.如权利要求5所述的装置，其中所述第一链路(110)将到所述第一路由引擎(128)的所述N个输入提供给所述第二路由引擎(128)的所述输入侧，作为到它的第一N个附加输入，并将到所述第二路由引擎(128)的所述N个输入提供给所述第一路由引擎(128)的所述输入侧，作为到它的第一N个附加输入；所述第二链路(112)将到所述第一路由引擎(128)的所述N个输入提供给所述第三路由引擎(128)的所述输入侧，作为到它的第一N个附加输入，并将到所述第三路由引擎(128)的所述N个输入提供给所述第一路由引擎(128)的所述输入侧，作为到它的第二N个附加输入；所述第三链路(114)将到所述第一路由引擎(128)的所述N个输入提供给所述第四路由引擎(128)的所述输入侧，作为到它的第一N个附加输入，并将到所述第四路由引擎(128)的所述N个输入提供给所述第一路由引擎(128)的所述输入侧，作为到它的第三N个附加输入；所述第四链路(116)将到所述第二路由引擎(128)的所述N个输入提供给所述第三路由引擎(128)的所述输入侧，作为到它的第二N个附加输入，并将到所述第三路由引擎(128)的所述N个输入提供给所述第二路由引擎(128)的所述输入侧，作为到它的第二N个附加输入；所述第五链路(118)将到所述第二路由引擎(128)的所述N个输入提供给所述第四路由引擎(128)的所述输入侧，作为到它的第二N个附加输入，并将到所述第四路由引擎(128)的所述N个输入提供给所述第二路由引擎(128)的所述输入侧，作为到它的第三N个附加输入；所述第六链路(120)将到所述第三路由引擎(128)的所述N个输入提供给所述第四路由引擎(128)的所述输入侧，作为到它的第三N个附加输入，并将到所述第四路由引擎(128)的所述N个输入提供给所述第三路由引擎(128)的所述输入侧，作为到它的第三N个附加输入。
7.一种可线性扩展的广播路由器(100)，包括至少三个广播路由器部件(102，104，106)，所述至少三个广播路由器部件(102，104，106)中的每一个具有一输入侧和一输出侧；和用于以全连接拓扑结构耦合所述至少三个可线性扩展的广播路由器部件(102，104，106)的器件(110，112，116)。
8.如权利要求7所述的装置，其中所述至少三个广播路由器部件(102，104，106)中每一个的输入侧具有N个输入，所述至少三个广播路由器部件(102，104，106)中每一个的输出侧具有M个输出。
9.如权利要求8所述的装置，其中所述至少三个广播路由器部件(102，104，106)中的每一个还包括耦合在其输入和输出侧之间的路由引擎(128)；和所述耦合器件(110，112，116)还包括用于将所述至少三个广播路由器部件(102，104，106)中的每一个的所述N个输入耦合至所述至少三个广播路由器部件中其他广播路由器部件的所述路由引擎(128)的器件。
10.一种构造可线性扩展的广播路由器(100)的方法，包括提供每一个都具有输入和输出侧的第一、第二和第三路由器(102，104，106)；使用第一离散路径(110)将所述第一路由器(102)的所述输入侧耦合至所述第二路由器(104)的所述输入侧；使用第二离散路径(112)将所述第一路由器(102)的所述输入侧耦合至所述第三路由器(104)的所述输入侧；使用第三离散路径(116)将所述第二路由器(102)的所述输入侧耦合至所述第三路由器(104)的所述输入侧。
11.如权利要求10所述的方法，还包括提供具有输入和输出侧的第四路由器(108)；使用第四离散路径(114)将所述第一路由器(102)的所述输入侧耦合至所述第四路由器(108)的所述输入侧；使用第五离散路径(118)将所述第二路由器(104)的所述输入侧耦合至所述第四路由器(108)的所述输入侧；使用第六离散路径(120)将所述第三路由器(106)的所述输入侧耦合至所述第四路由器(108)的所述输入侧。
全文摘要
提供一种可线性扩展的路由器(100)，包括第一、第二、第三和第四路由器部件(102，104，106和108)。第一、第二和第三离散链路(110，112和114)将第一路由器部件(102)的路由引擎(128)的输入侧耦合至第二、第三和第四路由器部件(104，106和108)的路由引擎(128)的输入侧。类似的，第四和第五离散链路(116和118)分别将第二路由器部件(104)的路由引擎(128)的输入侧耦合至第三和第四路由器部件(106和108)的路由引擎(128)的输入侧。最后，第六离散链路(120)将第三路由器部件(106)的路由引擎(128)的输入侧耦合至第四路由器部件(108)的路由引擎(128)的输入侧。
文档编号H04L12/56GK1663185SQ03814404
公开日2005年8月31日 申请日期2003年6月16日 优先权日2002年6月21日
发明者卡尔·克里斯坦森, 戴维·L·拜西韦, 米切尔·T·海登 申请人:汤姆森特许公司