专利名称：用于低压差分信号的数据传输设备的制作方法
技术领域：
本发明总体上说涉及数据传输设备，更为确切地说，涉及用于低压差分信号的数据传输设备。
背景技术：
低压差分信号(LVDS)是众所周知的用于通过减少电磁干扰(EMI)来实现高速数据传输的技术。为了抑制EMI，基于LVDS的数据传输设备使用幅度减少的差分信号，只要数据能够被成功传输。
本专业人士知道，预加重作为一种技术，可用于提高LVDS数据传输的可靠性。日本公开未决专利申请P2002-368600A公开了用于加大差分信号边缘部分幅度的预加重电路。
差分信号的调整幅度是另一种用于提高数据传输可靠性的技术。基于LVDS的数据传输需要对差分信号的幅度进行适当的调整，特别是当发送和接收实体之间的传输线较长，以及当传输线经历大量的特征变化的情况下。
日本公开未决专利申请P2000-341177A公开了手动控制差分信号幅度的基于LVDS的图像数据传输设备。
日本公开未决专利申请P2000-339315A公开了动态控制差分信号幅度的基于LVDS的另一图像数据传输设备。
如图1所示，现有的图像信号传输设备用于将图像数据从个人计算机100传输到液晶投影仪200。个人计算机100包括图形控制器101、发送单元102、主CPU106、以及总线107，而液晶投影仪200则包括接收单元103、以及液晶显示面板104。发送单元102包括编码器和并-串转换器111、PLL电路112、以及幅度控制器113。另外，发送单元102与可变电阻电路114相连。接收单元103包括串-并转换器和解码器131，以及PLL电路132。
设计的发送单元102通过传输线104将差分信号，包括图像数据和控制信号，以及时钟信号，提供给接收单元103，其中每个差分信号都包括一对信号线。
为了控制差分信号的幅度，接收单元103包括与某一特定传输线104相连的耦合器141。如图2所示，耦合器141与特定传输线104的信号线RXR+和RXR-中的一个相连；应该注意，耦合器141不与信号线RXR+和RXR-都相连。通过解调器142对由耦合器141生成的检测信号进行解调，然后通过模数转换器143对其进行模拟-数字转换。经过解调和模数转换的信号通过CPU 144和线路驱动器145，被反馈到个人计算机100。个人计算机100中的发送单元102响应从液晶投影仪200接收的反馈信号，控制传输到接收单元103的差分信号的幅度。
现有技术的一个缺陷是，使用耦合器141和解调器142的结构非期望地导致了信号损失的增加。放置耦合器141不可避免地会影响连接到耦合器141的传输线104的阻抗匹配，从而导致信号损失的增加。信号损失的增加非期望地恶化了幅度的检测准确度。这一问题在传输线104导致信号损失增加的情况下尤为严重。
前述结构的另一缺陷是增加了用于幅度检测的电路的复杂度和尺寸，因为该结构需要高速放大器，以适用于LVDS信号的高频范围。典型的解调器包括具有几百毫伏死区的二极管。因此，使用解调器142来对差分信号幅度进行检测需要放大器，用于放大来自耦合器141的检测信号；不过，放大器需要适用于极高频范围，因为差分信号频率范围通常在100MHz至10GHz之间。这就非期望地增加了所需放大器的复杂度和尺寸。
如图1所示的结构的又一缺陷是，该结构没有处理共模噪声，因为耦合器141只被耦合到一对信号线中的一个信号线。
这些缺陷防止了对差分信号幅度进行期望的反馈控制。
因此，有必要提供一种数据传输设备，通过简化电路配置从而改善了对LVDS信号幅度的反馈控制。
发明内容
本发明总体上说提出了一种数据传输设备，用于改善对LVDS信号幅度的反馈控制。
具体地说，本发明的一个目标是提出一种数据传输设备，用于检测LVDS信号的幅度而不会影响到传输线的阻抗匹配，从而改善了对LVDS信号幅度的反馈控制。
本发明的另一目标是提供数据传输设备，通过简化电路配置来检测LVDS信号的幅度，从而改善对LVDS信号幅度的反馈控制。
根据本发明的一个方面，数据传输设备由发送器和接收器组成。发送器包括输出缓存，用于形成差分信号，以响应数据信号；以及幅度控制器。接收器包括输入缓存，用于将差分信号转换成单端信号；以及幅度检测器，用于形成反馈信号，以响应单端信号。幅度控制器响应反馈信号，控制差分信号的幅度。
幅度检测器优选地形成反馈信号，以便反馈信号的信号电平能够表示差分信号的幅度。更为优选地，幅度检测器响应单端信号的幅度，形成反馈信号。
在一个实施例中，传输线包括连接在输入和输出缓存之间的第一和第二信号线。在这种情况下，输出缓存优选地包括第一和第二可变电压源，分别用于形成第一和第二电压；以及切换电路，响应数据信号，将第一和第二电压之一输出到第一信号线，并且将另一个电压输出到第二信号线，并且幅度控制器响应反馈信号，控制第一可变电压源，以改变第一电压。优选情况下，幅度控制器响应反馈信号，进一步控制第二可变电压源，以改变第二电压。当第一电压高于第二电压时，幅度控制器在更为优选的情况下将控制第一和第二可变电压源，以便在减小第二电压的同时增加第一电压，反之亦然。在这种情况下，当第二电压减小一定电压量时，第一电压优选地增加一定电压量。
在优选的实施例中，输出缓存的组成包括第一驱动器，包括与第一信号线并联的多个第一晶体管；第二驱动器，包括与第二信号线并联的多个第二晶体管；第一选择器，用于激活所选的一个或者多个第一晶体管，以在第一信号线上形成电流；以及第二选择器，用于激活所选的一个或者多个第二晶体管，以在第二信号线上形成电流。在这种情况下，幅度控制器响应反馈信号，控制第一和第二选择器。
根据本发明的另一方面，接收器的组成包括输入缓存，用于将所接收的来自发送器的差分信号转换成单端信号；以及幅度检测器，用于响应单端信号，形成表示差分信号幅度的反馈信号，并且为所述发送器提供所述反馈信号。幅度检测器优选地响应单端信号的幅度，形成反馈信号。
根据本发明的又一方面，用于传输数据的方法包括响应数据信号，在发送侧形成差分信号，在接收侧将差分信号转换成单端信号，
响应单端信号，将来自接收侧的反馈信号传输到发送侧，以及响应反馈信号，控制差分信号的幅度。
图1为框图，示出了现有的基于LVDS的图像数据传输设备的结构；图2为电路图，示出了现有图像数据传输设备中的耦合器结构；图3为电路图，示出了本发明第一实施例中的数据传输设备的结构；图4为电路图，示出了第一实施例中的数据传输设备中的幅度检测器的结构；图5为一图形，示出了第一实施例中的幅度检测器的输入输出特性；图6为一图形，示出了在第一实施例的数据传输设备的接收器中形成的单端接收数据信号的波形；图7为电路图，示出了在本发明第二实施例中的数据传输设备的结构；以及图8为表格，示出了第二实施例的数据传输设备中的电压控制信号的状态与驱动能力之间的关系。
具体实施例方式
下面将结合附图来详细讲述本发明的优选实施例。
第一实施例在如图3所示的第一实施例中，数据传输设备由发送器10和接收器20组成。发送器10和接收器20通过包括一对双绞信号线的传输线30连接起来。另外，将反馈信号线40另外置于发送器10和接收器20之间。
发送器10包括输出缓存11和幅度控制器12。输出缓存11响应输入的传输数据信号11a，生成差分信号。幅度控制器12响应通过反馈信号线40接收来自接收器20的反馈信号，控制着由输出缓存11所生成的差分信号的幅度。
接收器20包括输入缓存21和幅度检测器22。输入缓存21通过传输线30接收来自发送器10的差分信号，并且将接收到的差分信号转换成单端接收数据信号21a。幅度检测器22检测单端接收数据信号21a的幅度，并且生成反馈信号，以表示检测幅度。反馈信号用于对由发送器10中的输出缓存11所生成的差分信号进行反馈控制。
发送器10中的输出缓存11由可变电压源111和112，反相器INV1，PMOS晶体管TR1和TR3，以及NMOS晶体管TR2和TR4组成。
可变电压源111和112的输出电压分别为V1和V2，并且输出电压V1高于输出电压V2。电压源111和112响应所接收的来自幅度控制器12的电压控制信号，以控制输出电压V1和V2。设计的电压源111和112控制输出电压V1和V2，以便当输出电压V1和V2中的一个增加时，另一个减少。可以分别使用反相和非反相放大器作为可变电压源111和112。
PMOS晶体管TR1和NMOS晶体管TR2起到作为第一CMOS反相器113的作用，而PMOS晶体管TR3和NMOS晶体管TR4起到作为第二CMOS反相器114的作用。第一和第二反相器113和114响应传输数据信号11a，用于将输出电压V1和V2中的所选一个电压输出，这两个电压是由可变电压源111和112所生成的。
反相器INV1将输入到输入缓存11的传输数据信号11a反相，以为第一CMOS反相器提供反相数据信号。第二CMOS反相器直接接收传输数据信号11a，因此第一和第二CMOS反相器输出一对互补信号。这能够使输出缓存11在传输线30上生成对应于传输数据信号11a的差分信号。
传输线30将来自输出缓存11的差分信号输出到接收器20中的输入缓存21。输入到输入缓存21的差分信号幅度Vi是由下述方程来表示的Vi＝Vo×Rt/(2Rs+Rt)其中Rs是传输线30的每一个信号线的电阻，Rt是位于双绞信号线之间的互连电阻，并且Vo是输出缓存11所输出的差分信号的幅度。
输入缓存21由恒流源211，PMOS晶体管TR5、TR6、TR9和TR10，以及NMOS晶体管TR7、TR8、TR11和TR12组成。设计的PMOS晶体管TR5和TR6具有相同特征，起到差分放大器的作用。晶体管TR5的栅极起到输入缓存21的非反相输入的作用，而晶体管TR5的栅极起到输入缓存21的非反相输入的作用。NMOS晶体管TR7和TR11相连，起到电流镜的作用，并且NMOS晶体管TR8和TR12相连，起到另一个电流镜的作用。为了使这些电流镜具有相同的镜比率，则设计的NMOS晶体管TR7和TR8具有相同特征，而设计的NMOS晶体管TR11和TR12具有相同特征。另外，PMOS晶体管TR9和TR10还组成另一个电流镜。设计的PMOS晶体管TR9和TR10具有相同特征，以便由PMOS晶体管TR9和TR10组成的电流镜的镜比率为1。
如图4所示，幅度检测器22由输入引脚VIN，电容器Ci和Co，二极管D1和D2，寄存器Ro，以及输出引脚VOUT组成。电容器Ci具有第一和第二引脚，第一引脚与输入引脚VIN相连。二极管D1的正极与电容器Ci的第二引脚相连，并且负极与输出引脚VOUT相连。二极管D2的正极接地，并且负极与电容器Ci的第二引脚相连。电容器Co和电阻器Ro在输出引脚VOUT和地面之间并联。电容器Ci和Co的电容，以及电阻器Ro的电阻是根据由输出缓存21生成的接收数据信号21a的频率而定的。
幅度控制器12响应所接收的来自幅度检测器22的反馈信号，为可变电压源111和112提供电压控制信号。在该实施例中，为可变电压源111和112两个提供了由幅度控制器12所生成的单电压控制信号。这种结构优选用于分别使用反相和非反相放大器来作为可变电压源111和112的情况。在这种情况下，可以使用放大器来作为幅度控制器12。相反，设计的幅度控制器12可以为每一个可变电压源111和112提供专用的电压控制信号。
下面来详细讲述图3所示的数据传输设备的操作。
传输数据信号11a被输入到输出缓存11，并且通过反相器INV1被传递到第一CMOS反相器113的输入端(也就是晶体管TR1和TR2的栅极)，并且还被直接传递到第二CMOS反相器114的输入端(也就是晶体管TR3和TR4的栅极)。
通过输出缓存11中的第一和第二CMOS反相器113和114，在传输线30上生成对应于传输数据信号11a的差分信号。在第一CMOS反相器113中，当传输数据信号11a为高电平“H”时，PMOS晶体管TR1接通，并且NMOS晶体管TR2断开；结果，第一CMOS反相器113将所接收的来自可变电压源111的输出电压V1输出。另一方面，在第二CMOS反相器114中，响应传输数据信号11a，PMOS晶体管TR3断开，并且NMOS晶体管TR4接通；结果，第二CMOS反相器114将所接收的来自可变电压源112的输出电压V2输出。这就形成了从第一CMOS反相器113经过传输线30到第二CMOS反相器114的电流流动，从而在传输线30上形成了期望的差分信号。
相反，当传输数据信号11a为低电平“L”时，PMOS晶体管TR1和NMOS晶体管TR4断开，并且NMOS晶体管TR2和PMOS晶体管TR3接通；结果，第一CMOS反相器113将输出电压V2输出，而第二CMOS反相器114将输出电压V1输出。这就形成了从第二CMOS反相器114经过传输线30到第一CMOS反相器113的反向电流流动，从而在传输线30上形成了补偿差分信号。
在传输线30上形成的差分信号被接收器20所接收。电压是通过在位于接收器20的输入缓存21中的PMOS晶体管TR5和TR6的栅极之间的双绞信号线之间的互连而在差分信号上形成的。在PMOS晶体管TR5和TR6的栅极之间形成的电压正比于差分信号的幅度。
形成的电压使PMOS晶体管TR5和TR6将所接收的来自电流源211的电流根据在PMOS晶体管TR5和TR6的栅极之间形成的电压来进行划分。结果，通过晶体管TR5和TR6的电流正比于差分信号的幅度。通过晶体管TR5的电流被晶体管TR7和TR11，以及TR9和TR10所镜像，而通过晶体管TR6的电流被晶体管TR8和TR12所镜像。结果，在输入缓存21的输出引脚上形成了单端接收数据信号21a，其幅度取决于差分信号。
这样，输入缓存21将差分信号放大并转换成单端接收数据信号21a。
单端接收数据信号21a是为幅度检测器22以及数据处理器(图中未示出)而提供的。
幅度检测器22形成反馈信号，其电压电平取决于接收数据信号21a的幅度。
图5为一图形，示出了幅度检测器22的输入输出特性。横坐标轴表示所接收的来自输入缓存21的接收数据信号21a的幅度，而纵坐标轴表示由幅度检测器22的输出形成的输出电压VOUT，也就是反馈信号的电压电平。应该注意，接收数据信号21a的幅度被定义为接收数据信号21a的高低电平之差，如图6所示。
如图5所述，反馈信号的电压电平(也就是幅度检测器22的输出)随着接收数据信号21a的幅度，也就是差分信号的幅度的增加而线性增加，除了幅度检测器22具有取决于二极管D1和D2的特征的死区以外。死区的宽度约为二极管D1和D2的前向阈值电压之和；在使用前向阈值电压VF约为0.6V的硅二极管作为二极管D1和D2的情况下，幅度检测器22的死区宽度为1.2V。需使用输入缓存21来放大差分信号，以使接收数据信号21a的幅度增加到幅度检测器22的死区以上。
形成的用于表示差分信号的幅度的反馈信号，通过反馈线40被传输到发送器10中的幅度控制器12。
幅度控制器12放大所接收的反馈信号，以生成电压控制信号，并且为可变电压源111和112提供电压控制信号。
可变电压源111和112响应电压控制信号，控制输出电压V1和V2。具体地说，随着电压控制信号的电压电平的增加，可变电压源111增加输出电压V1，并且可变电压源112减少输出电压V2，反之亦然。
在优选实施例中，形成了输出电压V1和V2，以便作为差分信号的共模电压的输出电压V1和V2的平均值经过调节后成为恒定值。当输出电压V1和V2之差，也就是差分信号的幅度，增加例如A(V)时，则输出电压V1增加A/2(V)，并且输出电压V2减少A/2(V)。相反，可以将可变电压源111和112设计成输出电压V1和V2中的一个是固定不变的，而另一个是可变的。
如上所述，所输出的来自输出缓存11的差分信号的幅度是基于输出电压V1和V2之差。因此，输出电压V1和V2的反馈控制有效地取得了对差分信号的幅度的合理控制。
响应单端接收数据信号21以控制差分信号幅度的结构设计通过消除对幅度检测器和传输线30进行连接的需要，从而有效地避免了传输线30的阻抗不匹配，上述连接可能会造成阻抗不匹配和信号损失。
另外，该实施例中的结构设计不受差分信号的共模噪声的影响。
进而，该实施例中的结构设计消除了对使用高速放大器的需要，通过简化电路配置从而改善了对LVDS信号幅度的反馈控制。
第二实施例图7为一电路图，示出了在第二实施例中的数据传输设备的结构。第二实施例中的数据传输设备包括发送器10’，发送器10’包括开漏型输出缓存51，用以替代图3所示的输出缓存11。另外，发送器10’还包括幅度控制器12’，它为输出缓存51提供若干幅度控制信号C0至C2。输出缓存51包括第一和第二驱动器511和512，以及第一和第二选择器513和514，它们分别与第一和第二驱动器511和512相连。
每一个驱动器511和512都由多个具有不同驱动能力的n个晶体管组成，其中n为等于或大于2的整数。应该注意，针对特定晶体管的术语“驱动能力”表示当晶体管接通时，流经晶体管的最大电流。各个晶体管的驱动能力被调整到预定驱动能力的2i倍那么大，其中i等于或大于1，并且小于n。
在该实施例中，驱动器511包括三个NMOS晶体管MN1至MN3，而驱动器512包括三个NMOS晶体管MN4至MN6。NMOS晶体管MN2的驱动能力是NMOS晶体管MN1的驱动能力的两倍大，并且NMOS晶体管MN3的驱动能力是NMOS晶体管MN1的驱动能力的四倍大。相应地，NMOS晶体管MN5的驱动能力是NMOS晶体管MN4的驱动能力的两倍大，并且NMOS晶体管MN6的驱动能力是NMOS晶体管MN4的驱动能力的四倍大。
NMOS晶体管MN1至MN3的漏极连接到第一信号线31，而NMOS晶体管MN4至MN6的漏极连接到第二信号线32。NMOS晶体管MN1至MN6的源极接地。信号线31和32通过引脚电阻器RT连接到电压源VTT。
选择器513从NMOS晶体管MN1至MN3中选择并激活一到多个NMOS晶体管。选择器513由分别连接到NMOS晶体管MN1至MN3的栅极的“与”门AND1至AND3组成。“与”门AND1至AND3接收第一输入端上的传输数据信号51a，并且还分别接收第二输入端上的幅度控制信号C0至C2。激活的晶体管的组合可使驱动器511选择七个驱动能力。
相应地，选择器514从NMOS晶体管MN4至MN6中选择并激活一到多个晶体管。选择器514由分别连接到NMOS晶体管MN4至MN6的栅极的“与”门AND4至AND6组成。“与”门AND4至AND6通过第一输入端上的反相器INV1接收传输数据信号51a，并且还分别接收第二输入端上的幅度控制信号C0至C2。激活的晶体管的组合可使驱动器512选择七个驱动能力。
幅度控制器12’响应所接收的来自幅度检测器22的反馈信号，生成幅度控制信号C0至C2。幅度控制信号C0至C2用于表示传输到接收器20的差分信号的幅度。示例的幅度控制器12’的组成包括存储器，包含用于定义反馈信号的电压电平与幅度控制信号C0至C2的状态之间关系的表；模-数转换器，用于对反馈信号执行模-数转换；以及处理器，用于使用反馈信号的电压电平作为查询条件，通过包含在存储器中的查找表来选择幅度控制信号C0至C2的状态。模-数转换器可以置于接收器20中，并且幅度控制器12’由上述存储器和处理器组成。
图8示出了幅度控制信号C0至C2的状态与驱动器511和512的驱动能力之间的关系。驱动器511和512的驱动能力均是通过响应幅度控制信号C0至C2，从允许的七个驱动能力中选择出来的。
该结构实现了对由输出缓存51生成的差分信号的多步控制，多步控制的步骤数目为2n-1(在该实施例中，步骤数目为七个)。
在第二实施例中的接收器20的结构与第一实施例中的一样；接收器20包括输入缓存21，以及幅度检测器22，它们与第一实施例中的一样。输入缓存21的非反相输入端连接到信号线31，而输入缓存21的反相输入端连接到信号线32。输入缓存21将所接收的来自发送器10’的差分信号转换成单端接收数据信号21a，其幅度取决于差分信号的幅度。接收数据信号21a被提供给幅度检测信号22。
下面来详细讲述该实施例中的数据传输设备的操作。
传输数据信号51a被直接提供给选择器513中的“与”门AND1至AND3的第一输入端，并且通过反相器INV1被提供给选择器514中的“与”门AND4至AND6的第一输入端。结果，当“与”门AND1至AND3的任何输出之一上升到高电平时，“与”门AND4至AND6的输出下落到低电平。与之相对照，当“与”门AND4至AND6的任何输出之一上升到高电平时，“与”门AND1至AND3的输出下落到低电平。因此，激活其中至少一个幅度控制信号C0至C2能够响应传输数据信号51a，在选定的信号线31和32之一上形成电流。所形成的电流通过跨在有关引脚电阻器RT两端的电压降，在信号线31和32之间产生电压，从而在信号线31和32上形成了响应于传输数据信号51a的差分信号。
在信号线31和32之间形成的电压通过输入缓存21被放大和转换成单端接收数据信号21a。
幅度检测器22检测接收数据信号21a的幅度，并且形成反馈信号，以表示所检测的幅度。由于接收数据信号21a的幅度对应于差分信号的幅度，因此反馈信号的电压电平对应于差分信号的幅度。反馈信号通过反馈信号线40被传输到幅度控制器12’。
幅度控制器12’响应所接收的来自幅度检测器22的反馈信号，从NMOS晶体管MN1至MN6中选择所激活的晶体管的组合，并且生成与激活的晶体管的所选组合有关的幅度控制信号C0至C2。所选的组合决定了流经信号线31和32的电流，也就是用于实现对差分信号的幅度进行反馈控制的差分信号幅度。
如同第一实施例的情况，在该实施例中的数据传输设备避免了信号线31和32的阻抗不匹配，并且还消除了对使用高速放大器的需要。通过简化电路配置，从而改善了对差分信号幅度的反馈控制。
尽管对本发明的讲述使用了它的带有一定程度特殊性的优选形式，但是优选形式的公开内容已经改变了组建的细节内容，并且只要不偏离本发明权利要求的范围，可以对其各部分进行组合和排列。
特别地，应该注意，本发明可应用于通过总线对差分信号进行并行传输。在这种情况下，所选的差分信号之一的幅度得到检测，并且用于对所有差分信号的幅度进行反馈控制。在这种情况下，所选的差分信号优选情况下为差分时钟信号，它具有优越的稳定性能。
权利要求
1.一种数据传输设备，包括发送器(10，10’)，包括输出缓存(11，51)，用于响应数据信号(11a，51a)，形成差分信号，以及幅度控制器(12，12’)；以及接收器(20)，包括输入缓存(21)，用于通过传输线(30，31，32)来接收所述差分信号，并将所述差分信号转换成单端信号(21a)，以及幅度检测器(22)，用于响应所述单端信号(21a)，形成反馈信号，其中，所述幅度控制器(12)响应所述反馈信号，控制所述差分信号的幅度。
2.如权利要求1所述的数据传输设备，其中所述幅度检测器(22)形成所述反馈信号，以便所述反馈信号的信号电平表示所述差分信号的幅度。
3.如权利要求2所述的数据传输设备，其中所述幅度检测器(22)响应所述单端信号(21a)的幅度，形成所述反馈信号。
4.如权利要求1所述的数据传输设备，其中所述传输线(30)包括连接在所述输入和输出缓存(11，21)之间的第一和第二信号线，并且其中所述输出缓存(11)包括第一和第二可变电压源(111，112)，分别用于形成第一和第二电压(V1，V2)，切换电路(INV1，TR1-TR4)，响应所述数据信号(11a)，将所述第一和第二电压(V1，V2)中的一个电压输出到所述第一信号线，并且将另一个电压输出到所述第二信号线，其中所述幅度控制器(12)响应所述反馈信号，控制所述第一可变电压源(112)，以改变所述第一电压。
5.如权利要求4所述的数据传输设备，其中所述幅度控制器(12)响应所述反馈信号，进一步控制所述第二可变电压源(112)，以改变所述第二电压(V2)。
6.如权利要求5所述的数据传输设备，其中所述第一电压(V1)高于所述第二电压(V2)，并且其中所述幅度控制器(12)控制所述第一和第二可变电压源(111，112)，以便在减小所述第二电压(V2)的同时，增加所述第一电压(V1)，反之亦然。
7.如权利要求6所述的数据传输设备，其中当第二电压(V2)减小一定电压量时，所述第一电压(V1)增加所述一定电压量。
8.如权利要求1所述的数据传输设备，其中所述传输线(31，32)包括连接在所述输入和输出缓存(51，21)之间的第一和第二信号线(31，32)，其中所述输出缓存(51)包括第一驱动器(511)，包括与所述第一信号线(31)并联的多个第一晶体管(MN1-MN3)，第二驱动器(512)，包括与所述第二信号线(32)并联的多个第二晶体管(MN4-MN6)，第一选择器(513)，用于激活所选的一个或者多个所述第一晶体管(MN1-MN3)，以在所述第一信号线(31)上形成电流，以及第二选择器(514)，用于激活所选的一个或者多个所述第二晶体管(MN4-MN6)，以在所述第二信号线(32)上形成电流，并且其中所述幅度控制器(12)响应所述反馈信号，控制所述第一和第二选择器(513，514)。
9.一种接收器(20)，包括输入缓存(21)，用于将所接收的来自发送器(10)的差分信号转换成单端信号(21a)；以及幅度检测器(22)，用于响应所述单端信号(21a)，形成表示所述差分信号幅度的反馈信号，并且为所述发送器(10)提供所述反馈信号。
10.如权利要求9所述的接收器(20)，其中所述幅度检测器(22)响应所述单端信号(21a)的幅度，形成所述反馈信号。
11.一种用于传输数据的方法，包括响应发送侧(10，10’)的数据信号(11a)，形成差分信号；在接收侧(20)将所述差分信号转换成单端信号(21a)；响应所述单端信号(21a)，将反馈信号从所述接收侧(20)传输到所述发送侧(10，10’)；以及响应所述反馈信号，控制所述差分信号的幅度。
全文摘要
一种数据传输设备，由发送器(10)和接收器(20)组成。发送器(10)包括输出缓存，用于响应数据信号(11a)，形成差分信号；以及幅度控制器(12)。接收器(20)包括输入缓存(21)，用于将差分信号转换成单端信号(21a)，以及幅度检测器(22)，用于响应单端信号(21a)，形成反馈信号。幅度控制器(12)响应反馈信号，控制差分信号的幅度。
文档编号H04B3/04GK1574672SQ20041005939
公开日2005年2月2日 申请日期2004年6月21日 优先权日2003年6月20日
发明者堀良彦, 中岛启一 申请人:恩益禧电子股份有限公司