专利名称：使用多路分解器的显示装置的制作方法
技术领域：
本申请涉及一种使用多路分解器的显示装置。更具体地，本发明涉及一种通过采样/保持电路执行多路分解的显示装置。
背景技术：
显示装置一般需要用于驱动扫描线的扫描驱动器和用于驱动数据线的数据驱动器。数据驱动器具有与所拥有的数据线一样多的输出端，以将数字数据信号转换为模拟信号并将它们施加到所有的数据线。通常，采用多个集成电路(IC)配置数据驱动器。假定单个IC所包含的输出端数目受到限制，则使用多个IC来驱动所有的数据线。然而，可以采用多路分解器来减少数据驱动器IC的数目。
例如，1:2多路分解器接收由数据驱动器分时并通过信号线施加的数据信号。该多路分解器将数据信号分成两个数据组并将其输出到两条数据线。因此，1:2多路分解器的使用使数据驱动器IC的数目减少了一半。液晶显示器(LCD)和有机电致发光显示器的新近趋势是将用于数据驱动器的IC装配到面板上。在这种情况下，就更需要减少数据驱动器IC的数目。
在当前技术下，当制造用于多路分解器、数据驱动器和扫描驱动器的IC以将其直接装配到面板上时，如图1所示形成电源点、电源线和电源布线以向像素供电。
参考图1，在显示区域10上提供左扫描驱动器20，其用于向选择扫描线SE1到SEm施加选择信号，并在该显示区域上提供右扫描驱动器30，其用于向发射扫描线EM1到EMm施加用于控制发光的信号。还在该显示区域上提供多路分解单元40和数据驱动器50，其用于向数据线D1到Dm施加数据信号。在这种情况下，形成用于向各个像素提供电源电压的垂直线60，并在水平方向上形成在基板的顶部耦接到每条垂直线60的电源线70。通过电源点90耦接电源线70和围绕扫描驱动器20、30的外部电源线80。
在这种情况下，因为当在像素上使用电源电压时电流流过电源线70和垂直线60，所以由于电源线70和垂直线60中的寄生电阻而在电源线70和垂直线60中产生电压降(即IR下降)。从电源点90开始越沿着电源线70和垂直线60，所产生的电压降就越大，在接近电源线70的中部和接近垂直线60的底部处所产生的电压降最大。
通常，由于像素具有驱动晶体管的特性偏差，所以在驱动晶体管的特性曲线中一般需要获得饱和区域的容限。但是，当产生较大的电压降时，功耗会由于放大电源电压以获得饱和区域的足够容限的常规需要而增加。另外，当在多路分解器中为1:N的多路分解使用采样/保持电路时，通常需要在特定水平周期的1/N倍期间对与数据线对应的数据电流进行采样，从而缩短采样时间，并阻碍适当的数据电流采样。
发明内容
根据一个实施例，本发明提供了一种用于减少电压降的使用多路分解器的显示装置。
根据另一个实施例，本发明提供了一种在给定时间内执行采样的显示装置。
根据本发明的一个示例性实施例，在多路分解器中对数据进行采样前，使用电流对在多路分解器和数据驱动器之间的信号线进行预充电。
根据一个实施例，本发明涉及一种显示装置，其包括显示区域，包括多条用于传送数据电流以显示图像的数据线，和多个耦接到数据线的像素电路；多条第一信号线；数据驱动器，耦接到第一信号线，用于对与数据电流对应的第一电流进行分时，并将该分时后的第一电流传送到第一信号线；以及多路分解单元，包括多个用于分别接收来自第一信号线的第一电流的多路分解器，和耦接到该多路分解器的预充电单元，该预充电单元用于响应于控制信号，将对应于第一电流的预充电电流传送到第一信号线，其中多路分解器从第一信号线接收第一电流并将该数据电流传送到至少两条数据线，并在数据驱动器传送对应于数据线之一的第一电流之前，将预充电电流传送到第一信号线。
该多路分解器包括多个耦接到第一信号线的采样/保持电路，并且来自该多个采样/保持电路的第一组采样/保持电路将在前面水平周期中所采样的电流保持到至少两条数据线，而第二组采样/保持电路对在特定水平周期中通过第一信号线依次施加的第一电流依次进行采样。
根据一个实施例，采样/保持电路包括第一和第二采样/保持电路，其具有耦接到第一信号线的输入端和耦接到至少两条数据线的第一数据线的输出端；以及第三和第四采样/保持电路，其具有耦接到第一信号线的输入端和耦接到至少两条数据线的第二数据线的输出端，其中第一和第三采样/保持电路形成第一组采样/保持电路，而第二和第四采样/保持电路形成第二组采样/保持电路。
多路分解器包括多个耦接到第一信号线的采样/保持电路，在水平周期的第一周期中，第一组的采样/保持电路对通过第一信号线依次施加的第一电流依次进行采样，并且第二组的采样/保持电路将所采样的电流保持到至少两条数据线。在水平周期的第二周期中，第一组的采样/保持电路执行保持，并且第二组的采样/保持电路对由第一组的采样/保持电路保持的电流进行采样。
根据一个实施例，第二周期短于第一周期。
第一组的采样/保持电路包括第一和第二采样/保持电路，其具有耦接到第一信号线的输入端，并且第二组的采样/保持电路包括第三和第四采样/保持电路，其具有耦接到第一和第二采样/保持电路输出端的输入端和耦接到至少两条数据线的第一和第二数据线的输出端。
采样/保持电路包括响应于采样信号而导通的采样开关，响应于保持信号而导通的保持开关，以及数据存储元件，其用于当采样开关导通时对通过输入端施加的电流进行采样和当保持开关导通时对所采样的电流进行保持。
数据存储元件包括第一晶体管，其具有耦接到第一电源的源极和响应于采样信号耦接到第一信号线的栅极和漏极；和耦接在第一晶体管的栅极和源极之间的电容，其用于存储对应于传送到漏极的电流的电压。
预充电单元包括至少一个预充电电路，该预充电电路耦接到至少一个具有耦接到第一信号线的输入端的采样/保持电路。该预充电电路包括第二晶体管，该第二晶体管具有当施加控制信号时分别耦接到第一晶体管的源极、栅极和漏极的源极、栅极和漏极。
采样信号基本上与控制信号同时施加，并且当施加采样信号时，截断(intercept)控制信号。根据一个实施例，预充电电流大约是第一电流的M倍，其中M是一个大于1的实数，并且从第二晶体管的(沟道宽度)/(沟道长度)的比率获得的值是从第一晶体管的(沟道宽度)/(沟道长度)的比率获得的值的大约(M-1)倍。
预充电电路还包括耦接在第一晶体管漏极和第二晶体管漏极之间的开关，并且它响应于控制信号而导通。
采样开关包括耦接在第一晶体管漏极和输入端之间的第一开关，当其导通时二极管连接(diode-connect)第一晶体管的第二开关，以及耦接在第一电源和第一晶体管之间的第三开关。保持开关包括耦接在第二电源和第一晶体管之间的第四开关，和耦接在第一晶体管和输出端之间的第五开关。
显示区域还包括多条用于向像素电路提供电源电压的第二信号线。显示装置还包括电源线，其形成在多路分解单元和数据驱动器之间，与第一信号线绝缘且与第一信号线交叉，用于传送从第二信号线提供的电源电压。
像素电路包括通过数据线传送的数据电流所流向的晶体管；耦接在晶体管的源极和栅极之间的电容，用于存储与流向晶体管的电流对应的电压；以及发光元件，用于发射与根据存储在电容中的电压流向晶体管的电流对应的光。
根据一个实施例，该发光元件使用有机物的电致发光的光发射。
根据另一实施例，本发明涉及一种显示装置，其包括显示区域，包括在一个方向上延伸的第一和第二数据线和耦接到第一和第二数据线的多个像素电路；第一信号线；第一采样/保持电路，耦接在第一信号线和第一数据线之间，用于将显示图像所用的第一数据电流保持到第一数据线；第二采样/保持电路，耦接在第一信号线和第二数据线之间，用于将显示图像所用的第二数据电流保持到第二数据线；数据驱动器，耦接到第一信号线，用于将分别对应于第一和第二数据电流的第一和第二电流依次传送到第一信号线；第一预充电电路，耦接到第一采样/保持电路，用于在将第一电流施加到第一信号线之前将第一预充电电流传送到第一信号线；以及第二预充电电路，耦接到第二采样/保持电路，用于在将第二电流施加到第一信号线之前将第二预充电电流传送到第一信号线。第一和第二采样/保持电路在一个水平周期中分别对第一和第二电流进行采样并在下一个水平周期中保持第一和第二电流。
在本发明的另一个方面，一种显示装置包括显示区域，包括在一个方向上延伸的第一和第二数据线和耦接到第一和第二数据线的多个像素电路；第一信号线；第一采样/保持电路，具有耦接到第一信号线的输入端；第二采样/保持电路，具有耦接到第一信号线的输入端；第三采样/保持电路，耦接在第一采样/保持电路的输出端和第一数据线之间，用于将显示图像所用的第一数据电流保持到第一数据线；第四采样/保持电路，耦接在第二采样/保持电路的输出端和第二数据线之间，用于将显示图像所用的第二数据电流保持到第二数据线；数据驱动器，耦接到第一信号线，用于将分别对应于第一和第二数据电流的第一和第二电流依次传送到第一信号线；第一预充电电路，耦接到第一采样/保持电路，用于在将第一电流施加到第一信号线之前将第一预充电电流传送到第一信号线；以及第二预充电电路，其耦接到第二采样/保持电路，用于在将第二电流施加到第一信号线之前将第二预充电电流传送到第一信号线。第一和第二采样/保持电路在水平周期的第一部分中分别对第一和第二电流进行采样并在该水平周期的第二部分中保持所采样的电流，并且第三和第四采样/保持电路在该第二部分中对由第一和第二采样/保持电路保持的电流进行采样并在该第一部分中保持第一和第二数据电流。
在另一个实施例中，本发明涉及一种显示装置，该显示装置包括多条用于传送显示图像所用的数据电流的数据线，多个耦接到数据线用于根据数据电流显示图像的像素电路，以及多个第一信号线，其对应于数据线之中的至少两条数据线并依次传送对应于数据电流的电流。该显示装置包括数据驱动器，用于对与至少两条数据线对应的电流进行分时并将它们施加到第一信号线；第一采样/保持电路，用于对经过分时并通过第一信号线施加的对应于数据线之一的第一电流进行采样，第一采样/保持电路包括第一晶体管和耦接到第一晶体管的源极和栅极的电容；以及预充电电路，耦接到第一采样/保持电路，该预充电电路包括第二晶体管。在第一和第二晶体管的源极、栅极和漏极耦接时将对应于第一电流的预充电电流施加到第一信号线之后，在第一和第二晶体管的源极、栅极和漏极至少之一分离(decouple)时将第一电流施加到第一信号线。
根据另一实施例，本发明涉及一种显示装置，该显示装置包括显示区域，具有多条用于传送显示图像所用的数据电流的数据线和多个耦接到数据线的像素电路。该显示装置还包括多条第一信号线和耦接到该多个第一信号线的数据驱动器。该数据驱动器对与数据电流对应的第一电流进行分时并将分时后的第一电流传送到该多个第一信号线。该显示装置还包括多路分解单元，其具有多个多路分解器和耦接到至少一个多路分解器的预充电单元。在数据驱动器通过第一信号线之一传送第一电流之前，该预充电单元响应于控制信号将预充电电流传送到至少一条第一信号线。根据一个实施例，预充电电流比第一数据电流大约大M倍，其中M是大于1的实数。多路分解器之一接收由数据驱动器通过第一信号线之一传送的第一电流并将第一电流传送到至少两条数据线。
图1示出传统的使用多路分解器的显示装置的简化图；图2示出根据本发明第一示例性实施例的使用多路分解器的显示装置的简化图；图3示出包括多个数据驱动器和多路分解单元的图2的显示装置；图4示出根据本发明示例性实施例的多路分解单元；图5示出包括采样/保持电路的多路分解器；图6示出图5的多路分解器中的开关的驱动时序图；图7A到7D示出根据图6的时序图的图5的多路分解器的操作；图8示出图5的采样/保持电路的简化电路图；图9示出根据本发明第二示例性实施例的多路分解器；图10示出图9的多路分解器中的开关的驱动时序图；图11A到11C示出根据图10的时序图的图9多路分解器的操作；图12示出根据本发明第三示例性实施例的多路分解器；图13示出在图12的多路分解器中的开关的驱动时序图；图14示出根据本发明第三示例性实施例的采样/保持电路；图15示出根据本发明第四示例性实施例的采样/保持电路；图16示出根据本发明第四示例性实施例的预充电方法的驱动时序图；图17A到17B分别示出根据本发明第四示例性实施例的预充电方法；图18示出根据本发明第五示例性实施例的采样/保持电路；图19示出根据本发明第五示例性实施例的预充电方法的驱动时序图；图20A到20B分别示出根据本发明第五示例性实施例的预充电方法；以及图21示出像素电路的简化电路图。
具体实施例方式
图2示出根据本发明第一示例性实施例的使用多路分解器的显示装置的简化图。图3示出包括多个数据驱动器和多路分解器的图2的显示装置的图。
如图2所示，显示装置包括绝缘基板1，其分成作为屏幕对于显示装置用户可见的显示区域100和外部周围区域。在周围区域形成选择扫描驱动器200，发射扫描驱动器300，多路分解单元400和数据驱动器500。根据一个实施例，数据驱动器500可以不形成在绝缘基板1的周围区域而是形成在一个单独位置但耦接到绝缘基板1，其不同于图2所示。
显示区域100包括多条数据线D1到Dn，多条选择扫描线SE1到SEm，多条发射扫描线EM1到EMm和多个像素电路110。根据一个实施例，选择和发射扫描线SE1到SEm和EM1到EMm形成在绝缘基板1上，并且将栅极(未示出)耦接到各条用绝缘膜(未示出)覆盖的扫描线SE1到SEm和EM1到EMm。由硅例如非晶硅或多晶硅制成的半导体层(未示出)形成在栅极的底部，其间具有绝缘层。数据线D1到Dn形成在覆盖扫描线SE1到SEm和EM1到EMm的绝缘层上，并将源极和漏极耦接到各条数据线D1到Dn。栅极、源极和漏极构成薄膜晶体管(TFT)的三个端子，而在源极和漏极之间提供的半导体层是晶体管的沟道层。
参考图2，数据线D1到Dn在垂直方向上延伸并将显示图像所用的数据电流传送到像素电路110。选择扫描线SE1到SEm和发射扫描线EM1到EMm在水平方向上延伸并分别将选择信号和发射信号传送到像素电路110。两条相邻数据线和两条相邻选择扫描线限定形成像素电路110的像素区域。
根据一个实施例，选择扫描驱动器200依次将选择信号施加到选择扫描线SE1到SEm，并且发射扫描驱动器300依次将发射信号施加到发射扫描线EM1到EMm。数据驱动器500对数据信号进行分时并将其施加到多路分解单元400，并且多路分解单元400将分时后的数据信号施加到数据线D1到Dn。当多路分解单元400执行1:N多路分解时，用于将数据信号从数据驱动器500传送到多路分解单元400的信号线X1到Xn/N的数目是n/N。就是说，信号线X1将分时并施加的数据信号传送到N条数据线D1到DN。
在这种情况下，选择和发射扫描驱动器200、300，多路分解单元400以及数据驱动器500以IC的形式装配在绝缘基板1中，并耦接到形成在绝缘基板1上的扫描线SE1到SEm和EM1到EMm、信号线X1到Xn/N以及数据线D1到Dn。此外，选择和发射扫描驱动器200、300，多路分解单元400和/或数据驱动器500可以形成在与在绝缘基板1上形成扫描线SE1到SEm和EM1到EMm、信号线X1到Xn/N以及数据线D1到Dn的层相同的层上。而且，数据驱动器500可以作为芯片装配在耦接到多路分解单元400的载带封装(tapecarrier package，TCP)、柔性印刷电路(FPC)或卷带自动接合(tape automaticbonding，TAB)上。
再次参考图2，多条垂直线V1到Vn将电源电压传送到显示区域100上的像素电路110。垂直线V1到Vn可以形成在与数据线D1到Dn相同的层上，而不是叠加在扫描线SE1到SEm和EM1到EMm上。
在水平方向上形成在绝缘基板1的顶部的电源线600耦接到垂直线V1到Vn的第一端。在水平方向上形成的电源线700在多路分解单元400和数据驱动器500之间通过。垂直线V1到Vn延伸以穿过多路分解单元400并将垂直线V1到Vn的第二端耦接到电源线700。在这种情况下，电源线700形成在与信号线X1到Xn/N不同的层上，这样电源线700就不会叠加在信号线X1到Xn/N上。
电源线610、620形成在绝缘基板1上并通过第一电源点630、640耦接到显示区域100的电源线600。以类似的方式，电源线710、720形成在绝缘基板1上并通过电源点730、740耦接到显示区域100的电源线700。电源线610、620在水平方向上从电源点630、640延伸并悬于扫描驱动器200、300之上，并且还在垂直方向上延伸使得电源线610、620可以不叠加在扫描线SE1到SEm和EM1到EMm，数据线D1到Dn和信号线X1到Xn/N上。以类似的方式，电源线710，720从电源点730，740在垂直方向延伸，使得电源线710、720可以不叠加在扫描线SE1到SEm和EM1到EMm，数据线D1到Dn和信号线X1到Xn/N上。
在这种情况下，在垂直方向上延伸的电源线610、620、710、720的第一端耦接到一垫板(pad)(未示出)，并进一步通过该垫板耦接到外部电路板。
根据一个实施例，由于电源线600、700和电源线610、620、710、720将电流或电压传送到垂直线V1到Vn，所以它们的宽度大于垂直线V1到Vn的宽度。
因此，在绝缘基板1上形成4个电源点630、640、730、740以帮助解决在垂直线V1到Vn的底部产生的电压降。
当如图3所示形成多个多路分解单元400a、400b和数据驱动器500a、500b时，在两个数据驱动器500a、500b之间另外布置电源线710a、710b、720a、720b以增加电源点630、640、730a、730b、740a、740b的数量。
参考图4到8，将描述带有包括采样/保持电路的多路分解单元的显示装置。为了便于描述，多路分解单元被描述为执行1:2多路分解，并对第一信号线X1和对应于信号线X1的数据线D1和D2进行举例说明。
如图4所示，多路分解单元400包括多个多路分解器401。参考图4和5，多路分解器401包括四个采样/保持电路410、420、430、440。采样/保持电路410、420、430、440分别包括采样开关S1、S2、S3、S4，数据存储单元411、421、431、441，以及保持开关H1、H2、H3、H4。采样/保持电路410、420、430、440的采样开关S1、S2、S3、S4的第一端分别耦接到数据存储单元411、421、431、441，而保持开关H1、H2、H3、H4的第一端分别耦接到数据存储单元411、421、431、441。采样/保持电路410、420、430、440的采样开关S1、S2、S3、S4的第二端共同耦接到信号线X1。采样/保持电路410、430的保持开关H1、H3的第二端共同耦接到数据线D1，而采样/保持电路420、440的保持开关H2、H4的第二端共同耦接到数据线D2。耦接到信号线X1的采样开关S1、S2、S3、S4的第二端在下文中将称作输入端，而耦接到数据线D1和D2的保持开关H1、H2、H3、H4的第二端在下文中将称作输出端。
当采样开关S1、S2、S3、S4导通时，采样/保持电路410、420、430、440分别对通过采样开关S1、S2、S3、S4传送的电流进行采样并将它们以电压形式存储在数据存储单元411、421、431、441中。当保持开关H1、H2、H3、H4导通时，采样/保持电路410、420、430、440分别通过保持开关H1、H2、H3、H4对存储在数据存储单元411、421、431、441中的电压所对应的电流进行保持。
参考图5，耦接在信号线X1和数据线D1之间的采样/保持电路410、430形成信号采样/保持电路单元，而采样/保持电路410、430交替地执行采样和保持。以类似的方式，耦接在信号线X1和数据线D2之间的采样/保持电路420、440形成单个采样/保持电路单元，并且采样/保持电路420、440交替地执行采样和保持。
根据本发明的一个实施例，采样/保持电路的采样功能包括将输入电流以电压形式记录在数据存储元件中，等待(standby)功能包括维持记录在数据存储元件中的数据，而保持功能包括输出对应于记录在数据存储元件中的数据的电流。
参考图6和图7A到7D，将对在图5中所示的多路分解器的操作进行描述。
图6示出在图5的多路分解器中的开关的驱动时序图，而图7A到7D示出根据图6的时序图的图5的多路分解器的操作。根据该时序图，当控制信号电平低时，采样开关S1、S2、S3、S4导通，而当控制信号电平高时，保持开关H1、H2、H3、H4导通。
参考图6和7A，在时间周期T1，采样开关S1和保持开关H3、H4响应于控制信号而导通。当采样开关S1导通时，采样/保持电路410对通过信号线X1施加到存储元件411中的数据电流进行采样。当保持开关H3、H4导通时，采样/保持电路430、440将对应于存储在存储元件431、441中的数据的电流保持到数据线D1、D2。带有关断的采样开关S2和保持开关H2的采样/保持电路420等待(stand by)。
参考图6和7B，在时间周期T2，响应于控制信号，采样开关S1关断而采样开关S2导通，同时保持开关H3、H4导通。由于保持开关H3、H4导通，将对应于存储在存储元件431、441中的数据的电流连续地保持到数据线D1、D2。当采样开关S2导通时，采样/保持电路420对通过信号线X1施加到存储元件421中的数据电流进行采样。
参考图6和7C，在时间周期T3，响应于控制信号，采样开关S2和保持开关H3、H4关断，而采样开关S3和保持开关H1、H2导通。当采样开关S3导通时，采样/保持电路430对通过信号线X1施加到存储元件431中的数据电流进行采样。当保持开关H1、H2导通时，采样/保持电路410、420分别将对应于存储在存储元件411、421中的数据的电流保持到数据线D1、D2。
参考图6和7D，在时间周期T4，响应于控制信号，采样开关S3关断而采样开关S4导通，同时保持开关H1、H2导通。由于保持开关H1、H2导通，因此将对应于存储在存储元件411、421中数据的电流连续地保持到数据线D1、D2。当采样开关S4导通时，采样/保持电路440对通过信号线X1施加到存储元件441中的数据电流进行采样。
如上所述，根据采样和保持操作，将多路分解器401的采样/保持电路410、420、430、440分成两组。第二组的采样/保持电路430、440将先前采样的数据保持到数据线D1、D2，同时第一组的采样/保持电路410、420对通过信号线X1施加的数据电流进行采样。以类似的方式，第一组的采样/保持电路410、420对先前采样的数据进行保持，同时第二组的采样/保持电路430、440进行采样。由于根据本发明的一个实施例，保持开关H1、H2在基本上相同的时间操作，所以可以用同一控制信号驱动它们，并且可以以类似的方式用同一控制信号驱动保持开关H3、H4。
在这种情况下，时间周期T1、T2对应于根据选择信号将数据施加到耦接到一行扫描线的像素电路的周期(以下称作“水平周期”)，并且时间周期T3、T4对应于下一水平周期。由于在每一水平周期中可以将数据电流连续地施加到特定数据线，因此可以获得用于将数据编程到像素的充分时间，并且由于重复时间周期T1到T4，在特定帧期间可以将数据电流传送到特定数据线。
由于包括在图5的多路分解器中的四个采样/保持电路可以基本上相同地实现，所以将参考图8详细描述图5的采样/保持电路410。
图8的采样/保持电路410耦接在信号线X1和数据线D1之间，并且包括晶体管M1，电容Ch，以及五个开关Sa、Sb、Sc、Ha、Hb。寄生电阻成分和寄生电容成分形成在数据线D1中，其中将寄生电阻成分举例说明为R1和R2，并将寄生电容成分举例说明为C1、C2和C3。根据一个实施例，晶体管M1是p沟道场效应晶体管，特别是金属氧化物场效应晶体管(MOSFET)。
开关Sa耦接在电源电压VDD1和晶体管M1的源极之间。开关Ha耦接在电源电压VSS1和晶体管M1的漏极之间。由于根据所示实施例，晶体管M1是p沟道型，所以电源电压VDD1具有高于电源电压VSS1的电压，并通过耦接到电源线700的垂直线V1到Vn提供电源电压VDD1。开关Sb耦接在作为输入端的信号线X1和晶体管M1的栅极之间，并且开关Hb耦接在晶体管M1的源极和作为输出端的数据线D1之间。开关Sc耦接在信号线X1和晶体管漏极之间，并当开关Sb和Sc导通时二极管连接晶体管M1。在这种情况下，开关Sc能够耦接在晶体管M1的漏极和栅极之间以二极管连接晶体管M1。当开关Sc耦接在晶体管M1的栅极和漏极之间时，开关Sb可以耦接在信号线X1和晶体管M1的漏极之间。
将描述图8的采样/保持电路410的操作。根据一个实施例，开关Sa、Sb、Sc在基本上相同的时间导通/关断，并且开关Ha、Hb在基本上相同的时间导通/关断。
当开关Sa、Sb、Sc导通和开关Ha、Hb关断时，晶体管M1是二极管连接的，将电流提供给电容Ch，因而以一电压对其充电，晶体管M1的栅极电势下降，从而电流从源极流向漏极。一旦经过特定时间周期，电容Ch的充电电压升高，并且晶体管M1的漏极电流对应于从信号线X1提供的数据电流IDATA，电容Ch的充电电流不再增大，因此，以恒定电压对电容Ch充电。在这种情况下，晶体管M1的源极和栅极间电压的绝对值VSG(以下称作“源极-栅极电压”)与从信号线X1提供的数据电流IDATA之间的关系满足等式1。以这种方式，采样/保持电路410对从信号线X1提供的数据电流进行采样。
等式1IDATA=β2(VSG-VTH)2]]>其中β是由晶体管M1的沟道宽度和沟道长度确定的常量，而VTH是晶体管M1的阈值的绝对值。
当开关Sa、Sb、Sc关断和开关Ha、Hb导通时，对应于充入电容Ch的源极-栅极电压VSG的电流，即数据电流IDATA通过开关Hb传送到数据线D1。以这种方式，采样/保持电路410将电流保持到数据线D1。
在时间周期T2，在图5的采样/保持电路420执行采样时，由于开关Sa、Sb、Sc、Ha、Hb关断，因此采样/保持电路410维持充入电容Ch的电压。就是说，采样/保持电路410进入等待状态。
由于当开关Sa、Sb、Sc导通时采样/保持电路410执行采样，因此开关Sa、Sb、Sc对应于图5的采样开关S1，并且由于当开关Ha、Hb导通时采样/保持电路410执行保持，因此开关Ha、Hb对应于图5的保持开关H1。由于电容Ch和晶体管M1用来存储对应于数据电流的电压，因此它们对应于数据存储元件411。开关Sa、Sb、Sc、Ha、Hb可以用p沟道或n沟道FETS来实现。此外，开关Sa、Sb、Sc可以用相同导电型的晶体管来实现，并且开关Ha、Hb可以以类似的方式用相同导电型的晶体管来实现。而且，开关Sa、Sb、Sc可以用p沟道晶体管来实现而开关Ha、Hb可以用n沟道晶体管来实现，这样就可以按照图6的时序图驱动它们。
图8的采样/保持电路410在采样操作期间向信号线X1即输入端供应(source)数据电流，并在保持操作期间从数据线D1即输出端吸收(sink)数据电流。因此，图8中所示的采样/保持电路410可以与用于吸收信号线X1上的数据电流的数据驱动器500即具有电流宿型(current sink type)输出端的数据驱动器一起使用。由于具有电流宿型输出端的驱动IC通常比具有电流源(currentsource type)型输出端的驱动IC便宜，所以降低了数据驱动器500的成本。
另外，当在图8中用n沟道FET实现晶体管M1并且相互交换电源电压VDD1和VSS1的相对电压电平时，可以实现具有电流宿型输入端和电流源型输出端的采样/保持电路。因为对于本领域技术人员这是清楚的，所以将不详细描述该采样/保持电路的配置。
在图5所示的第一实施例中，在信号线和数据线之间并联两个采样/保持电路以形成一个采样/保持电路单元。根据图9到11C所示的第二实施例，在信号线和数据线之间串联两个采样/保持电路。为了便于描述，根据第二实施例的多路分解单元被描述为执行1:2的多路分解。
图9示出根据本发明第二示例性实施例的多路分解器。
参考图9，采样/保持电路410a、430a串联，并且采样/保持电路420a、440a也串联。这样，采样/保持电路410a的输出端耦接到采样/保持电路430a的输入端，并且采样/保持电路430a的输出端耦接到数据线D1以形成一个采样/保持电路单元。以类似的方式，采样/保持电路420a的输出端耦接到采样/保持电路440a的输入端，并且采样/保持电路440a的输出端耦接到数据线D2以形成另一个采样/保持电路单元。采样/保持电路410a、420a的输入端共同耦接到信号线X1。
将参考图10和11A到11C对图9的多路分解器的操作进行描述。
图10示出图9的多路分解器中的开关的驱动时序图，而图11A到11C示出根据图10的时序图的图9的多路分解器的操作。根据该时序图，当控制信号电平低时，采样开关S1、S2、S3、S4导通，而当控制信号电平高时保持开关H1、H2、H3、H4导通。
参考图10和11A，在时间周期T11，采样开关S1和保持开关H3、H4响应于控制信号而导通。当采样开关S1导通时，采样/保持电路410a对通过信号线X1施加到存储元件411中的数据电流进行采样。当保持开关H3和H4导通时，采样/保持电路430a、440a将对应于存储在存储元件431和441中的数据的电流保持到数据线D1、D2。带有关断的采样开关S2和保持开关H2的采样/保持电路420a等待。
参考图10和11B，在时间周期T12，响应于控制信号，采样开关S1关断而采样开关S2导通，同时保持开关H3和H4导通。由于保持开关H3、H4导通，因此采样/保持电路430a、440a将对应于存储在存储元件431、441中的数据的电流连续地保持到数据线D1、D2。当采样开关S2导通时，采样/保持电路420a对通过信号线X1施加到存储元件421中的数据电流进行采样。
参考图10和11C，在时间周期T13，响应于控制信号，采样开关S2和保持开关H3、H4关断，而保持开关H1、H2和采样开关S3、S4导通。采样/保持电路410a、420a在时间周期T11、T12中将所采样的电流保持到存储元件411、421，而采样/保持电路430a、440a对分别由采样/保持电路410a、420a保持到存储元件431、441中的电流进行采样。
如上所述，多路分解器401的采样/保持电路410a、420a、430a、440a根据采样和保持操作分成两组。第一组的采样/保持电路410a、420a在时间周期T11、T12中执行采样，而第二组的采样/保持电路430a、440a对在前一水平周期的时间周期T13中所采样的数据进行保持。第一组的采样/保持电路410a、420a在时间周期T13中对在时间周期T11、T12中采样的数据进行保持，而第二组的采样/保持电路430a、440a对由第一组的采样/保持电路410a、420a保持的数据进行采样。由于采样开关S3、S4在相同时间周期操作，所以可以用相同的控制信号来驱动它们。类似地，可以用相同的控制信号来驱动保持开关H1、H2，并且也可以用相同的控制信号来驱动保持开关H3、H4。
在这种情况下，时间周期T11到T13对应于一个水平周期，并且通过重复时间周期T11到T13可以在特定帧期间将时间数据电流传送到特定数据线。
在这种情况下，由于在特定水平周期的时间周期T13中没有向数据线施加数据电流，所以可以减少被分配用于数据编程的时间。但是，数据存储元件411和数据存储元件431被连续地耦接，并且在数据存储元件411、431之间提供的寄生电容小得足以可以忽略不计。以类似的方式，在数据存储元件421、441之间提供的寄生电容也小得足以可以忽略不计。因此，在时间周期T13中所用的时间可以大大小于提供数据电流所用的时间，因此，当在时间周期T13中没有数据电流施加到数据线时基本上不会产生影响。
可以用图8中所示的采样/保持电路来实现包括在图9的多路分解器中的四个采样/保持电路。由于如图10所示，采样/保持电路410a、420a的保持开关H1、H2以及采样/保持电路430a、440a的采样开关S3、S4在相同时间导通/关断，所以如参考图12到14所述，可以去除保持开关H1、H2或采样开关S3、S4。
图12示出根据本发明第三示例性实施例的多路分解器。为了便于描述，根据第三示例性实施例的多路分解器被描述为执行1:2多路分解。图13示出图12的多路分解器中的开关的驱动时序图。根据该时序图，当控制信号电平低时采样开关S1、S2导通，而当控制信号电平高时保持开关H1、H2、H3、H4导通。
参考图12，根据第三实施例的多路分解器具有以下配置从图9的多路分解器中去除了采样/保持电路430a、440a的采样开关。就是说，如图13所示，当在时间周期T13中采样/保持电路410b、420b的保持开关H1、H2导通时，采样/保持电路410b、420b执行保持而采样/保持电路430b、440b执行采样。
现在将参考图14对图12中的包括两个串联的采样/保持电路410b、430b的单个采样/保持电路单元进行描述。
图14示出根据本发明第三示例性实施例的采样/保持电路单元。
如图所示，采样/保持电路410b、430b具有以下配置图8的采样/保持电路的输出端耦接到同一采样/保持电路的输入端，并且从前一级的采样/保持电路中去除了保持开关Hb。
具体地，采样和保持电路410b包括图8的开关Sa、Sb、Sc、Ha、晶体管M1和电容Ch，并且其耦接状态对应于图8的耦接状态。采样/保持电路430b包括开关Sa1、Sb1、Sc1、Ha1、Hb1、晶体管M2和电容Ch1，并且其耦接状态对应于开关Sa、Sb、Sc、Ha、Hb、晶体管M1和电容Ch的耦接状态。
总之，当开关Sa、Sb、Sc导通时，将从信号线X1提供的数据电流IDATA所对应的电压存储在电容Ch中。当开关Sa、Sb、Sc关断而开关Ha、Sa1、Sb1、Sc1导通时，将存储在电容Ch的电压所对应的电流输出到晶体管M1的源极，并将输出到晶体管M1的源极的电流所对应的电压再次存储到电容Ch1中。当开关Ha、Sa1、Sb1、Sc1关断而开关Ha1、Hb1导通时，通过晶体管M2的源极将存储在电容Ch1中的电压所对应的电流输出到数据线D1。
在这种情况下，由于当开关Sa、Sb、Sc导通时采样/保持电路单元的采样/保持电路410b执行采样，因此开关Sa、Sb、Sc对应于图12的采样开关S1。由于当开关Ha、Sa1、Sb1、Sc1导通时采样/保持电路410b执行保持而采样/保持电路430b执行采样，因此开关Ha、Sa1、Sb1、Sc1对应于图12的保持开关H1。由于当开关Ha1、Hb1导通时采样/保持电路430b执行保持，因此开关Ha1、Hb1对应于图12的保持开关H3。
可以用p沟道或n沟道FET来实现开关Sa、Sb、Sc、Ha、Sa1、Sb1、Sc1、Ha1、Hb1。而且，可以用相同导电型晶体管来实现开关Sa、Sb、Sc，用相同导电型晶体管来实现开关Ha、Sa1、Sb1、Sc1，并且用相同导电型晶体管来实现开关Ha1、Hb1。另外，可以用p沟道晶体管来实现开关Sa、Sb、Sc，并且用n沟道晶体管来实现开关Ha、Sa1、Sb1、Sc1、Ha1、Hb1，使得可以根据图13的定时来驱动它们。此外，划分(divide)用于驱动开关Ha和开关Sa1、Sb1、Sc1的控制信号并用n沟道晶体管来实现开关Ha而用p沟道晶体管来实现开关Sa1、Sb1、Sc1是可能的。
如上所述，根据第一到第三示例性实施例的多路分解器在一个水平周期中依次对经过分时且通过信号线X1施加的数据电流进行采样，并在下一水平周期中将所采样的电流施加到数据线D1和D2。当执行1:N的多路分解操作时，多路分解器对与单条数据线D1对应的数据电流进行采样的时间是一个水平周期的约1/N。因此，多路分解器400通常必须在对应于一个水平周期的1/N的时间内对与单条数据线对应的数据电流进行采样。为了满足这一条件，当数据驱动器500通过信号线X1施加数据电流时信号线X1上的电容成分应当小于当多路分解器400通过一条数据线D1施加所采样的电流时数据线D1上的电容成分的1/N。
当数据驱动器500通过信号线X1向多路分解器400施加对应于特定数据线的数据电流时，其驱动由信号线X1和电源线700形成的寄生电容成分C1。当在显示区域100中绝缘且与数据线D1交叉的金属是选择扫描线SE1到SEm和发射扫描线EM1到EMm时，在施加所采样的数据电流到数据线D1时，多路分解器400驱动由数据线D1、选择扫描线SE1到SEm和发射扫描线EM1到EMm形成的寄生成分C2。
通常，当在两金属板之间提供相同介电材料时，由两金属板形成的电容与金属板表面面积成正比而与两金属板之间的距离成反比。在寄生电容成分C1和C2中，两相对金属板之间的距离相等，并且形成寄生电容成分C1的金属板一侧的长度按信号线X1的宽度给出，寄生电容成分C1另一侧的长度按电源线700的宽度给出，形成寄生电容成分C2的金属板一侧的长度按数据线D1的宽度给出，而寄生电容成分C2另一侧的长度按m条选择扫描线SE1到SEm和m条发射扫描线EM1到EMm的宽度之和给出。
例如，当选择扫描线SE1到SEm中的一条和发射扫描线EM1到EMm中的一条的宽度分别是7μm时，电源线700的宽度是2mm，并且数据线D1的宽度对应于在QCIF分辨率(即176×220)下信号线X1的宽度，电容成分C1的大小变为电容成分C2的大约2/3(2,000/(7×220×2))。因此，不满足上述1/N的条件，多路分解单元不能在给定时间内对电流进行采样，因此，需要增加电流采样率。为了实现这一点，可以在施加要采样的电流之前施加预充电电流，将参考图15到20B对此进行详细描述。
参考图15、16、17A和17B，将描述在图5的多路分解器中在采样前施加预充电电流的第四实施例。第四实施例涉及一种用于向根据第一实施例的多路分解器施加预充电电流的方法。
图15示出根据第四实施例的采样/保持电路410b。
如图所示，相对于图8的采样/保持电路，根据第四实施例的多路分解器中的采样/保持电路还包括预充电电路。具体地，预充电电路包括晶体管M3和预充电开关P1。将采样/保持电路分别耦接到预充电电路，并且这些预充电电路形成预充电单元。晶体管M3的源极和栅极耦接到晶体管M1的源极和栅极，并且开关P1耦接在晶体管M1的漏极和晶体管M3的漏极之间。晶体管M3具有与晶体管M1相同的沟道类型，并且类似于晶体管M1被图示为p沟道FET。晶体管M3的沟道宽度W3与沟道长度L3的比率W3/L3是晶体管M1的沟道宽度W1与沟道长度L1的比率W1/L1的(M-1)倍。
在数据驱动器500将数据电流传送到多路分解单元400之前，预充电单元将对应于M(M是大于1的实数)倍数据电流IDATA的预充电电流MIDATA传送到信号线X1到Xn/N。另外，数据驱动器500产生附加电流，其用于与数据电流一起产生预充电电流。该附加电流是对应于(M-1)倍数据电流IDATA的电流(M-1)IDATA，并通过使用电流镜像电路从数据电流IDATA产生。由于通过电流镜像电路产生附加电流(M-1)IDATA的方法对于本领域技术人员是公知的，因此这里不提供具体描述。
参考图16、17A和17B，将具体描述图15的采样/保持电路410c的操作。
图16示出根据本发明第四示例性实施例的用于预充电方法的驱动时序图，并且图17A和17B分别示出根据本发明第四示例性实施例的预充电方法。当控制信号电平低时，预充电开关P1、P2、P3、P4和采样开关S1、S2、S3、S4，即开关Sa、Sb、Sc导通，而当控制信号电平高时保持开关H1、H2、H3、H4，即开关Ha、Hb导通。
参考图16和17A，在预充电周期Tp1中开关Sa、Sb、Sc(类似于图5的采样开关S1)和预充电开关P1导通并且晶体管M1、M3分别二极管连接。从数据驱动器500将数据电流IDATA和附加电流(M-1)IDATA同时施加到信号线X1。由于晶体管M3的沟道宽度与沟道长度的比率W3/L3是晶体管M1的沟道宽度与沟道长度的比率W1/L1的(M-1)倍，所以将电流(M-1)IDATA传送到晶体管M3的漏极，并将电流IDATA传送到晶体管M1的漏极。结果，用与对应于数据电流IDATA的电压接近的电压对信号线X1充电。在这种情况下，由于将预充电电压充入电容Ch，所以采样/保持电路410c执行采样。
由于形成在信号线X1中的寄生电容，根据预充电电流MIDATA以对应于数据电流IDATA的电压对信号线X1进行充电一般需要时间。但是，由于预充电电流MIDATA是比数据电流IDATA大M倍的电流，所以可以在短于以数据电流IDATA对信号线X1充电的时间内对信号线X1充电。因此，即使在短的预充电时间周期中，也可以以与对应于数据电流IDATA的电压接近的电压对信号线X1充电。
参考图16和图17B，在采样周期Ts1中从数据驱动器500截断附加电流(M-1)IDATA，并且同时关断预充电开关P1。将从信号线X1提供的数据电流IDATA传送到晶体管M1的漏极，并用对应于数据电流IDATA的电压对电容Ch充电。就是说，采样/保持电路410c执行采样。具体地，由于通过预充电操作将接近于数据电流IDATA的预充电电压施加到信号线X1，所以当在信号线X1中提供寄生电容成分时，用对应于数据电流IDATA的电压对电容Ch进行快速充电。
已经通过举例说明特定采样/保持电路410c描述了预充电操作。当诸如图5的采样/保持电路410、420、430、440的采样/保持电路在多路分解器401中依次执行采样操作时，可以在采样操作前执行预充电操作。就是说，如图16所示，可以将周期T1、T2、T3、T4分成预充电周期Tp1、Tp2、Tp3、Tp4，和采样周期Ts1、Ts2、Ts3、Ts4。图16中的元件P1、P2、P3、P4分别表示形成在诸如图5的采样/保持电路410、420、430、440的采样/保持电路中的预充电单元的预充电开关。结果，在诸如图5的采样/保持电路410、420、430、440的各个采样/保持电路对数据电流IDATA进行采样之前，由于使用与对应于数据电流IDATA的电压接近的电压对信号线X1预充电，所以在较快的时间内对数据电流IDATA进行采样。
通过在图9和12的多路分解器中形成上述预充电单元，可以根据相同的方法对信号线预充电。将参考图18、19、20A和20B对在执行采样操作前由图12的多路分解器对信号线进行预充电的第五实施例进行描述。第四实施例涉及一种用于向根据所述第二和第三实施例的多路分解器施加预充电电流的方法。
图18示出根据本发明第五示例性实施例的采样/保持电路210d。
如图所示，根据第五实施例的多路分解器中的采样/保持电路单元还包括采样/保持电路410d、430d，其中相对于图14的采样/保持电路410b，采样/保持电路410d包括预充电单元。具体地，该预充电单元包括如参考图15所述的晶体管M3和预充电开关P1。晶体管M3的源极和栅极分别耦接到晶体管M1的源极和栅极，并且开关P1耦接在晶体管M1的漏极和晶体管M3的漏极之间。晶体管M3的沟道宽度W3与沟道长度L3的比率W3/L3是晶体管M1的沟道宽度W1与沟道长度L1的比率W1/L1的(M-1)倍。
如上所述，在数据驱动器500将数据电流传送到多路分解单元400之前，预充电单元将对应于M(M是大于1的实数)倍数据电流IDATA的预充电电流MIDATA传送到信号线X1到Xn/N。另外，数据驱动器500产生附加电流(M-1)IDATA，其用于与数据电流IDATA一起产生预充电电流MIDATA。
参考图19、20A和20B，将描述包括采样/保持电路410d、430d的采样/保持电路单元的操作。
图19示出根据本发明第五示例性实施例的用于预充电方法的驱动时序图，并且图20A和20B分别示出根据本发明第五示例性实施例的预充电方法。
参考图19和20A，在预充电周期Tp11中开关Sa、Sb、Sc(类似于图12的采样开关S1)和预充电开关P1导通，并且晶体管M1、M3分别二极管连接。数据电流IDATA和附加电流(M-1)IDATA从数据驱动器500同时施加到信号线X1。由于晶体管M3的沟道宽度与沟道长度的比率W3/L3是晶体管M1的沟道宽度与沟道长度的比率W1/L1的(M-1)倍，所以将电流(M-1)IDATA传送到晶体管M3的漏极，并将电流IDATA传送到晶体管M1的漏极。结果，用与对应于数据电流IDATA的电压接近的电压对信号线X1充电。
参考图19和20B，在采样周期Ts11中从数据驱动器500截断附加电流(M-1)IDATA并同时关断预充电开关P1。将从信号线X1提供的数据电流IDATA传送到晶体管M1的漏极，并用对应于数据电流IDATA的电压对电容Ch充电。由于后续操作对应于第三实施例中的操作，所以将不对其进行描述。
上面已经通过举例说明一个采样/保持电路单元对预充电操作进行了描述。当诸如图12的采样/保持电路410b、420b的采样/保持电路在多路分解器401中依次执行采样操作时，在采样操作前可以执行预充电操作。就是说，如图19所示，可以将周期T11、T12分成预充电周期Tp11、Tp12和采样周期Ts11、Ts12。图19中的元件P1、P2分别表示形成在诸如图12的采样/保持电路410b、420b的采样/保持电路中的预充电单元的预充电开关。结果，在诸如采样/保持电路410a、420b的各个采样/保持电路对数据电流IDATA进行采样之前，由于使用与对应于数据电流IDATA的电压接近的电压对信号线X1进行预充电，所以在较快的时间内对数据电流IDATA进行采样。
参考图21，将对根据第一到第五实施例的显示装置的显示区域中形成的像素电路进行描述。图21示出该像素电路的简化电路图。
如图所示，像素电路110耦接到数据线D1，并且通过电流将数据编程到像素电路110。根据一个实施例，像素电路110使用有机材料的电致发光的光发射。像素电路110包括四个晶体管P1、P2、P3、P4，电容Cst，以及可以是有机发光二极管的发光元件OLED。晶体管P1、P2、P3、P4在图21中示为p沟道FETS。
晶体管P1的源极耦接到电源电压VDD2，并且电容Cst耦接在晶体管P1的源极和栅极之间。晶体管P2耦接在数据线D1和晶体管P1的栅极之间并响应于从选择扫描线SE1提供的选择信号。晶体管P3耦接在晶体管P1的漏极和数据线D1之间，并响应于从选择扫描线SE1提供的选择信号将晶体管P1和P2二极管连接。晶体管P4耦接在晶体管P1的漏极和发光元件OLED之间，并响应于从发射扫描线EM1提供的发射信号将从晶体管P1提供的电流传送到发光元件OLED。发光元件OLED的阴极耦接到比电源电压VDD2小的电源电压VSS2。
在这种情况下，当晶体管P2和P3由从选择扫描线SE1提供的选择信号而导通时，从数据线D1提供的电流流向晶体管P1的漏极，并将对应于该电流的晶体管P1的源极-栅极电压存储在电容Cst中。当从发射扫描线EM1施加发射信号时，晶体管P4导通，并且将与存储在电容Cst中的电压对应的晶体管P1的电流IOLED提供到发光元件OLED，因此，发光元件OLED发光。
由于在像素电路中通过垂直线V1提供电源电压VDD2，并且在显示区域的顶部和底部形成用于将电压传送到垂直线V1的电源线600、700，所以垂直线V1中的电压降减少。
前文描述了多路分解器执行1:2多路分解，但是不局限于此，本发明可应用于用于执行1:N多路分解的多路分解单元。另外，前文描述了从耦接到电源线700的垂直线V1到Vn提供采样/保持电路的电源电压VDD1。但是，电源电压VDD1可以从与耦接到电源线700的垂直线V1到Vn不同的线来提供。此外，第四和第五实施例所述的驱动方法可应用于电源线700不耦接到垂直线V1到Vn的情况。
根据本发明，可以通过额外提供用于在使用多路分解器的显示装置中提供电源的电源线来减少在垂直线中产生的电压降，并且通过对在多路分解器和数据驱动器之间提供的信号线预充电，在给定时间内对数据电流进行采样。
尽管已经结合当前被认为是实际示例性实施例的实施例对本发明进行了描述，但是应当理解，本发明并不局限于所公开的实施例，而是相反地，其旨在覆盖包括在所附权利要求的精神和范围内的各种修改和等同方案。
对相关申请的交叉引用本申请要求于2003年11月27在韩国知识产权局提交的韩国专利申请第10-2003-0085079号的优先权和利益，在此将其全文引作参考。
权利要求
1.一种显示装置，包括显示区域，包括多条用于传送显示图像所用的数据电流的数据线，以及多条耦接到数据线的像素电路；多条第一信号线；数据驱动器，耦接到第一信号线，用于对与数据电流对应的第一电流进行分时，并将分时后的第一电流传送到第一信号线；以及多路分解单元，包括多个用于分别接收来自第一信号线的第一电流的多路分解器，和耦接到该多路分解器的预充电单元，该预充电单元用于响应于控制信号，将对应于第一电流的预充电电流传送到第一信号线，其中多路分解器从第一信号线接收第一电流并将该数据电流传送到至少两条数据线，并且在数据驱动器传送对应于数据线之一的第一电流之前将预充电电流传送到第一信号线。
2.如权利要求1的显示装置，其中该多路分解器包括多个耦接到第一信号线的采样/保持电路，并且来自所述多个采样/保持电路的第一组采样/保持电路将在前面水平周期中所采样的电流保持到至少两条数据线，而第二组采样/保持电路对在特定水平周期中通过第一信号线依次施加的第一电流依次进行采样。
3.如权利要求2的显示装置，其中采样/保持电路包括第一和第二采样/保持电路，具有耦接到第一信号线之一的输入端和耦接到所述至少两条数据线的第一数据线的输出端；以及第三和第四采样/保持电路，具有耦接到第一信号线之一的输入端和耦接到所述至少两条数据线的第二数据线的输出端，其中第一和第三采样/保持电路形成第一组采样/保持电路，而第二和第四采样/保持电路形成第二组采样/保持电路。
4.如权利要求1的显示装置，其中多路分解器包括多个耦接到第一信号线的采样/保持电路，在水平周期的第一部分中，第一组采样/保持电路对通过第一信号线依次施加的第一电流依次进行采样，而第二组采样/保持电路将所采样的电流保持到至少两条数据线，并且在水平周期的第二部分中，第一组的采样/保持电路保持电流，而第二组的采样/保持电路对由第一组的采样/保持电路保持的电流进行采样。
5.如权利要求4的显示装置，其中第二部分短于第一部分。
6.如权利要求4的显示装置，其中第一组的采样/保持电路包括第一和第二采样/保持电路，其具有耦接到第一信号线的输入端，并且第二组的采样/保持电路包括第三和第四采样/保持电路，其具有耦接到第一和第二采样/保持电路输出端的输入端和耦接到所述至少两条数据线的第一和第二数据线的输出端。
7.如权利要求4的显示装置，其中采样/保持电路包括响应于采样信号而导通的采样开关，响应于保持信号而导通的保持开关，以及数据存储元件，该数据存储元件用于当采样开关导通时对通过输入端施加的电流进行采样，并且当保持开关导通时保持所采样的电流，并且其中第一组采样/保持电路的保持开关和第二组采样/保持电路的采样开关是共用的。
8.如权利要求2的显示装置，其中采样/保持电路包括响应于采样信号而导通的采样开关，响应于保持信号而导通的保持开关，以及数据存储元件，该数据存储元件用于当采样开关导通时对通过输入端施加的电流进行采样，并且当保持开关导通时保持所采样的电流。
9.如权利要求8的显示装置，其中数据存储元件包括第一晶体管，具有耦接到第一电源的源极和响应于采样信号耦接到第一信号线的栅极和漏极；和电容，耦接在第一晶体管的栅极和源极之间，用于存储对应于传送到漏极的电流的电压。
10.如权利要求9的显示装置，其中预充电单元包括至少一个预充电电路，该预充电电路耦接到至少一个具有耦接到第一信号线的输入端的采样/保持电路，并且其中该预充电电路包括第二晶体管，该第二晶体管具有当施加控制信号时分别耦接到第一晶体管的源极、栅极和漏极的源极、栅极和漏极。
11.如权利要求10的显示装置，其中采样信号基本上与控制信号同时施加，并且当施加采样信号时截断控制信号，并且其中预充电电流是第一电流的大约M倍，其中M是一个大于1的实数，并且其中从第二晶体管的(沟道宽度)/(沟道长度)的比率获得的值是从第一晶体管的(沟道宽度)/(沟道长度)的比率获得的值的大约(M-1)倍。
12.如权利要求11的显示装置，其中第一和第二晶体管为相同导电型。
13.如权利要求10的显示装置，其中预充电电路还包括耦接在第一晶体管漏极和第二晶体管漏极之间的开关，其中该预充电电路响应于控制信号而导通。
14.如权利要求9的显示装置，其中采样开关包括耦接在第一晶体管漏极和输入端之间的第一开关，当其导通时二极管连接第一晶体管的第二开关，以及耦接在第一电源和第一晶体管之间的第三开关，并且保持开关包括耦接在第二电源和第一晶体管之间的第四开关，以及耦接在第一晶体管和输出端之间的第五开关。
15.如权利要求1的显示装置，其中显示区域还包括多条用于向像素电路提供电源电压的第二信号线，并且其中显示装置还包括用于传送从第二信号线提供的电源电压的电源线，该电源线形成在多路分解单元和数据驱动器之间，与第一信号线绝缘且与其交叉。
16.如权利要求15的显示装置，其中第一电源耦接到电源线。
17.如权利要求1的显示装置，其中像素电路包括通过数据线传送的电流所流向的晶体管；耦接在晶体管源极和栅极之间的电容，用于存储与流向晶体管的电流对应的电压；以及发光元件，用于发射与根据存储在电容中的电压流向晶体管的电流对应的光。
18.如权利要求17的显示装置，其中发光元件使用有机材料的电致发光的光发射。
19.一种显示装置，包括显示区域，包括在一个方向上延伸的第一和第二数据线和耦接到第一和第二数据线的多个像素电路；第一信号线；第一采样/保持电路，耦接在第一信号线和第一数据线之间，用于将显示图像所用的第一数据电流保持到第一数据线；第二采样/保持电路，耦接在第一信号线和第二数据线之间，用于将显示图像所用的第二数据电流保持到第二数据线；数据驱动器，耦接到第一信号线，用于将分别对应于第一和第二数据电流的第一和第二电流依次传送到第一信号线；第一预充电电路，耦接到第一采样/保持电路，用于在将第一电流施加到第一信号线之前将第一预充电电流传送到第一信号线；以及第二预充电电路，耦接到第二采样/保持电路，用于在将第二电流施加到第一信号线之前将第二预充电电流传送到第一信号线，其中第一和第二采样/保持电路在一个水平周期中分别对第一和第二电流进行采样并在下一个水平周期中分别保持第一和第二电流。
20.如权利要求19的显示装置，其中第一和第二预充电电流分别是第一和第二电流的大约M倍，其中M是一个大于1的实数。
21.如权利要求20的显示装置，其中第一和第二采样/保持电路中的每个包括第一晶体管和耦接在第一晶体管源极和栅极之间的电容，并且其中第一和第二预充电电路的每个包括第二晶体管，并且其中当将第一和第二预充电电流之一施加到第一信号线时，第一和第二晶体管的源极、栅极和漏极分别耦接，并且将第一和第二预充电电流之一传送到第一和第二晶体管的漏极，并且其中当将第一和第二电流之一施加到第一信号线时，将第一和第二晶体管的源极、栅极和漏极的至少之一分离并将第一和第二电流之一传送到第一晶体管的漏极。
22.如权利要求19的显示装置，还包括第三采样/保持电路，耦接在第一信号线和第一数据线之间，用于将第一数据电流保持到第一数据线；以及第四采样/保持电路，耦接在第一信号线和第二数据线之间，用于将第二数据电流保持到第二数据线，其中当第一和第二采样/保持电路保持第一和第二电流时第三和第四采样/保持电路分别对第一和第二电流进行采样。
23.一种显示装置，包括显示区域，包括在一个方向上延伸的第一和第二数据线和耦接到第一和第二数据线的多个像素电路；第一信号线；第一采样/保持电路，具有耦接到第一信号线的输入端；第二采样/保持电路，具有耦接到第一信号线的输入端；第三采样/保持电路，耦接在第一采样/保持电路的输出端和第一数据线之间，用于将显示图像所用的第一数据电流保持到第一数据线；第四采样/保持电路，耦接在第二采样/保持电路的输出端和第二数据线之间，用于将显示图像所用的第二数据电流保持到第二数据线；数据驱动器，耦接到第一信号线，用于将分别对应于第一和第二数据电流的第一和第二电流依次传送到第一信号线；第一预充电电路，耦接到第一采样/保持电路，用于在将第一电流施加到第一信号线之前将第一预充电电流传送到第一信号线；以及第二预充电电路，耦接到第二采样/保持电路，用于在将第二电流施加到第一信号线之前将第二预充电电流传送到第一信号线，其中第一和第二采样/保持电路在水平周期的第一部分中分别对第一和第二电流进行采样并在水平周期的第二部分中保持所采样的电流，并且第三和第四采样/保持电路在该第二部分中对由第一和第二采样/保持电路保持的电流进行采样并在该第一部分中保持第一和第二数据电流。
24.如权利要求23的显示装置，其中第一和第二预充电电流分别是第一和第二电流的大约M倍，其中M是一个大于1的实数。
25.如权利要求24的显示装置，其中第一和第二采样/保持电路中的每个包括第一晶体管和耦接在第一晶体管源极和栅极之间的电容，第一和第二预充电电路中的每个包括第二晶体管，当将第一和第二预充电电流之一施加到第一信号线时，第一和第二晶体管的源极、栅极和漏极分别耦接，并且将第一和第二预充电电流之一传送到第一和第二晶体管的漏极，并且当将第一和第二电流之一施加到第一信号线时，将第一和第二晶体管的源极、栅极和漏极中的至少之一分离，并将第一和第二电流之一传送到第一晶体管的漏极。
26.一种显示装置，包括多条用于传送显示图像所用的数据电流的数据线，多个耦接到数据线且用于根据数据电流显示图像的像素电路，以及多条第一信号线，所述第一信号线对应于数据线之中的至少两条数据线并依次传送对应于数据电流的电流，该显示装置包括数据驱动器，用于对与至少两条数据线对应的电流进行分时，并将其施加到第一信号线；第一采样/保持电路，用于对分时后并通过第一信号线施加的对应于数据线之一的第一电流进行采样，第一采样/保持电路包括第一晶体管和耦接到第一晶体管的源极和栅极的电容；以及预充电电路，耦接到第一采样/保持电路，该预充电电路包括第二晶体管，其中在当第一和第二晶体管的源极、栅极和漏极耦接时将对应于第一电流的预充电电流施加到第一信号线之后，在第一和第二晶体管的源极、栅极和漏极至少之一分离时将第一电流施加到第一信号线。
27.如权利要求26的显示装置，其中预充电电流是第一电流的大约M倍，并且从第二晶体管的(沟道宽度)/(沟道长度)的比率获得的值是从第一晶体管的(沟道宽度)/(沟道长度)的比率获得的值的大约(M-1)倍。
28.如权利要求26的显示装置，其中第一采样/保持电路将所采样的第一电流保持到数据线。
29.如权利要求26的显示装置，还包括耦接在第一采样/保持电路的输出端和数据线之间的第二采样/保持电路，其中第一采样/保持电路将所采样的第一电流保持到第二采样/保持电路的输入端，并且第二采样/保持电路对由第一采样/保持电路保持的电流进行采样并将其保持到数据线。
30.一种显示装置，包括显示区域，包括多条用于传送显示图像所用的数据电流的数据线和多条耦接到数据线的像素电路；多条第一信号线；数据驱动器，耦接到所述多条第一信号线，该数据驱动器对与数据电流对应的第一电流进行分时并将分时后的第一电流传送到所述多条第一信号线；以及多路分解单元，包括多个多路分解器和耦接到多路分解器至少之一的预充电单元，其中在数据驱动器通过第一信号线之一传送第一电流之前，预充电单元响应于控制信号将预充电电流传送到第一信号线至少之一，预充电电流是第一数据电流的大约M倍，其中M是大于1的实数，并且其中多路分解器之一接收由数据驱动器通过第一信号线之一传送的第一电流并将该第一电流传送到至少两条数据线。
全文摘要
公开了一种使用多路分解器的显示装置。多路分解器依次对由数据驱动器分时并提供的数据电流进行采样，并将其保持到数据线。由于当执行1∶N多路分解时，多路分解器在一个水平周期中要对与N条数据线对应的数据电流进行采样，因此在1/N水平周期中对与一条数据线对应的数据电流进行采样。在本发明中，在将预充电电路耦接到采样/保持电路并对数据电流进行采样之前用电流对耦接在多路分解器和数据驱动器之间的信号线进行预充电。预充电电流是数据电流的M倍，其中M是一个大于1的实数。
文档编号H04J3/02GK1637793SQ20041009542
公开日2005年7月13日 申请日期2004年11月29日 优先权日2003年11月27日
发明者申东蓉 申请人:三星Sdi株式会社