专利名称：具有采样相位和采样阈值调节的接收器系统的制作方法
技术领域：
在此公开的主题通常涉及再生信号的技术。
背景技术：
通过通信系统发送的信号通常经历抖动。抖动是用来描述通信系统中由于信号相对其参考时间点发生变化而引起的失真的通用术语。在理想系统中，位到达的时间增量是单个位重复时间的整数倍。但是，在实际运行系统中，脉冲到达的时间通常偏离这些整数倍。这个偏离可引起数据恢复中的误差，特别是当数据以高速传输时。偏离或变化可发生在该数据的幅度、时间、频率或相位上。抖动可由很多现象引起，包括符号问干扰、发送器时钟和接收器时钟之间的频差、噪声以及接收器和发送器时钟生成电路的非理想行为。
对从通信系统接收的信号进行再生是个重要操作。通常，对接收的信号进行采样，并利用采样和接收器参考时钟生成复制信号。因此，重要的是对所接收信号进行正确采样，以便精确复制所接收的信号(即，复制的信号精确表示最初通过通信系统传输的信号)。
“眼”图可表示从通信网络接收的信号的相位转变。在“眼开”情景中，所接收信号的转变基本上发生在限定相域内。当所接收信号的转变没有发生在限定相域内时，为了更精确地对所接收信号进行采样，可使用称为水平偏移补偿的技术。水平偏移补偿是指调节所接收信号的采样相位。
信号接收器的输入系统可在其输入终端经历DC偏移，由此在这种接收器输入系统输出信号的峰值电压中引起不对称。例如，这种输入系统可包括限幅放大器。DC偏移可导致对所接收信号的错误采样。垂直(DC)偏移消除可用于调节接收器输入系统的电压，以消除DC偏移并从而允许对所接收信号进行更精确采样。
在说明书的结束部分特别指出了有关本发明的主题，并明确要求了其权利。不过，在与附图一起阅读时通过参考下列详细描述，可更好地理解本发明操作的结构和方法与目的、特征及其优点，附图中图1描述了根据本发明实施例可具有可调DC偏移消除(垂直偏移)和水平采样点移动(水平偏移)能力的接收器系统；以及图2描述了根据本发明实施例眼调节器系统的一个可能实现。
注意，不同图中所用的相同标号指示相同或相似单元。
具体实施例方式
根据本发明的实施例，图1描述了可具有可调DC偏移消除(垂直偏移)和水平采样点移动(水平偏移)能力的接收器系统5。接收器系统5的一个实施例可包括O/E转换器10、转阻放大器(“TIA”)20、眼调节器系统30、层2处理器40和底板50。
O/E转换器10可将标为“接收器输入(RECEIVER INPUT)”的光学输入信号从光形式转换为电形式。例如，O/E转换器10可接收例如遵循光传输网络(OTN)、同步光纤网络(SONET)和/或同步数字系列(SDH)标准编码的光学信号。光连网标准的示例可参见光传输网络(OTN)的ITU-T建议G.709接口(2001)；ANSI T1.105，包括多路传输结构、速率和格式的同步光纤网络(SONET)基本描述；Bellcore一般要求，GR-253-CORE，同步光纤网络(SONET)传送系统通用一般标准(TSGR模块，FR-440)，第1期，1994年12月；ITU建议G.872，光传输网络的体系结构，1999年；ITU建议G.825，“基于SDH的数字网络中抖动和漂移的控制”，1993年3月；ITU建议G.957，“关于SDH装置和系统的光接口”，1995年7月；ITU建议G.958，用在光纤电缆上的基于SDH的数字线路系统，1994年11月；和/或ITU-T建议G.707，用于同步数字系列(SDH)的网络节点接口(1996)。
TIA20可放大电形式的输入信号。例如，TIA20可接收小输入电流，并将这种电流转换为小输出电压(例如毫伏数量级)。TIA20可实现为转阻放大器。
眼调节器系统30可对电形式输入信号进行采样，并提供这种输入信号的复制。根据本发明的实施例，眼调节器系统30可试图通过基于该电形式输入信号的特性而提供并调节DC偏移消除和水平采样点来提高信号“接收器输入”复制的精确性。在一个实施例中，眼调节器系统30可例如遵循ITU-T G.975来执行前向纠错(FEC)处理。
关于眼调节器系统30提供的信号(诸如信号“接收器输入”的复制)，层2处理器40可例如遵循以太网标准来执行诸如媒体接入控制(MAC)管理的非FEC层2处理，例如在IEEE 802.3版本和/或例如遵循ITU-T G.709的光传输网络(OTN)解帧和解包装(de-wrapping)中所描述的。
底板50可提供层2处理器和诸如包处理器(未描述)和/或交换架构(未描述)的其它装置之间的相互通信。
图2描述了根据本发明实施例眼调节器系统100的一个可能实现。眼调节器系统100可包括眼调节器装置205、缓冲器210、峰值检测器215、限幅放大器(LIA)220、相位调节器230、相位比较器240、锁相环(PLL)250、眼开检测器260、移位寄存器270、连续位检测器280、锁检测器290、多路分解器300、移位寄存器310、连续模式检测器320和前向纠错(FEC)处理器330。
在一个实现中，眼调节器系统100的组件可在同一集成电路中实现。在另一个实现中，眼调节器系统100的组件可在例如利用印制电路板总线或导线来相互通信的几个集成电路中实现。
缓冲器210可接收标有“系统输入(SYSTEM INPUT)”的输入信号，并为信号“系统输入”提供增益。缓冲器210可接收来自眼调节器装置205的垂直眼运动信号，以移动信号“系统输入”的DC参考电平。垂直眼运动信号可指示DC偏移消除电压基本应用于取消DC偏移。例如如果缓冲器210包括差分输入终端，则差分输入终端可将垂直偏移信号作为差分信号接收，以基本消除眼调节器系统100中出现的DC偏移。缓冲器210可实现为差分或非差分增益放大器。
峰值检测器215可测量缓冲器210提供的信号“系统输入”版本的峰值幅度。峰值检测器215可将该峰值幅度提供给眼调节器装置205。例如，峰值检测器215可基于短期(例如缓冲器210提供的放大信号的一个或几个信号周期)或通过较长期对缓冲器210提供的放大信号的峰值进行平均来测量并指示峰值幅度。峰值检测器215可实现为(1)具有用于短期峰值测量的电容器的零增益缓冲器，或(2)具有用于较长期平均峰值的电容器的整流器。
LIA 220可放大由缓冲器210提供的信号“系统输入”的版本，并限制结果放大信号的幅度范围。LIA220输出的限幅信号可作为信号“输入(INPUT)”。LIA220可实现为限幅放大器。
相位调节器230可基于来自眼调节器装置205的水平偏移信号来延迟来自PLL250的时钟信号CLK的相位(这种延迟的相位时钟信号示为PCLK)。相位调节器230可实现为混合器、相位插入器和/或占空比失真装置。
相位比较器240可比较时钟信号PCLK和信号“输入”的相位。相位比较器240可输出信号PCLK和“输入”相位之间的比较(例如超前或滞后)。相位比较器240可根据信号PCLK输出定时的信号“输入”的采样(这种采样示为信号“采样(SAMPLES)”)。相位比较器240也可指示在信号“输入”采样中是否出现非法阶段(illegalstage)。非法阶段可与高频注入位误差的位误差率相关联。相位比较器240可实现为Alexander(开关)型滤波器。在J.D.H.Alexander的题为“从随机二进制信号中恢复时钟”(《(Electronic Letters》第11卷，第541-542页，1975年10月)文章中描述了Alexander相位检测器的一个实现。
PLL250可输出时钟信号CLK。信号CLK的频率可与信号“输入”的频率大致相同。PLL 250可基于来自相位比较器240的相位比较(例如，超前或滞后)来调节时钟信号CLK的相位。PLL250可实现为锁相环。
眼开检测器260可提供限定在期望相域内的信号“输入”的转变范围的指示(即“眼开”)。眼开检测器260可基于时钟信号CLK或所述信号PCLK来确定眼开。眼开检测器260可利用2002年7月25日提交的美国专利No.10/206,378(代理人档案号P14350)中描述的技术来实现。
移位寄存器270可存储来自相位比较器240的信号“采样”的一个位。连续位检测器280可指示信号“采样”的两个连续位是否匹配。连续位检测器280可实现为具有两个连续位(例如，一个位来自相位比较器240且一个位来自移位寄存器270)输入的“异或门”。
锁检测器290可指示来自接收器系统参考时钟的信号CLK的频移。锁检测器290可指示每百万个来自PLL250的时钟信号CLK有多少部分偏离参考时钟。锁检测器290还可指示参考时钟和CLK是否不同步。
多路分解器300可将来自移位寄存器270的位转换为并行字节流(或其它比特数)。移位寄存器310可存储信号“采样”的一个字节(或其它比特数)。连续模式检测器320可指示两个连续字节(或其它连续位数)是否相同。连续模式检测器320可实现为两组将输出连接到“与门”的“异或门”，这里到两组“异或门”的输入是两个连续字节(即，一个字节来自多路分解器300且一个字节来自移位寄存器310)。同样的字节或位模式可向噪声源或参考时钟显示假锁定。
FEC处理器330可指示来自多路分解器300的并行流的位误差率(BER)。例如遵循ITU-T G.975标准，FEC处理器330可从源自并行流的有效载荷所包含的FEC代码中提取BER。在一个实现中，FEC处理器330可利用IC间(I2C)兼容通信线路、串行外围接口(SPI)或任何其它接口向眼调节装置205提供BER信息。
根据输入信号“系统输入”以及基于信号“系统输入”的信号的特性，眼调节器装置205可提供和调节眼调节器系统100的DC偏移消除和水平采样点。例如，眼调节器装置205可利用下列部分或全部输入来确定DC偏移消除和水平采样点(a)由缓冲器210提供的放大信号的峰值电平(其可通过峰值检测器215测量)；(b)限定在期望相域内的输入信号“系统输入”的转变范围(其可通过眼开检测器260测量)；(c)信号“系统输入”采样中的非法阶段(其可通过相位比较器240测量)；(d)信号“系统输入”中连续位和字节模式(或其它比特数)的出现(其可分别通过连续位检测器280和连续模式检测器320测量)；(e)信号“系统输入”的位误差率(其可通过FEC处理器330测量)；和/或(f)信号CLK与本地系统参考时钟间的偏离(其可通过锁检测器290测量)。例如，眼调节器装置205可利用基于上述一个或多个信号参数的代数关系来调节接收器系统5的DC偏移消除和/或水平采样点。
例如，眼调节器装置205可按下列方式逐步通过并调节每个信号参数测量信号参数，调节水平偏移和垂直偏移，或二者之一，以将信号参数改变为期望的值或范围，并然后再次读取该信号参数。
修改附图和上述描述给出了本发明的示例。但是，本发明的范围决不仅限于这些特定示例。大量变化，不管是否在说明书中明确给出，诸如结构、大小和材料使用上的不同都是可能的。本发明的范围至少与如下权利要求书所给出的一样广泛。
权利要求
1.一种方法，包括接收输入信号；基于所述输入信号的至少一个特性提供DC偏移消除信号；以及基于所述输入信号的至少一个特性提供采样相位调节。
2.如权利要求1所述的方法，还包括测量所述输入信号的峰值幅度，其中所述输入信号的至少一个特性包括所述输入信号的峰值幅度。
3.如权利要求1所述的方法，还包括；测量限定相域内所述输入信号发生转变的范围，其中所述输入信号的至少一个特性包括限定相域内所述输入信号发生转变的范围。
4.如权利要求1所述的方法，还包括用时钟信号对所述输入信号采样；检测采样中的非法阶段，其中所述输入信号的至少一个特性包括非法阶段的出现。
5.如权利要求1所述的方法，还包括用时钟信号对所述输入信号采样。
6.如权利要求5所述的方法，还包括确定连续采样位是否相同，其中所述输入信号的至少一个特性包括连续采样位是否相同。
7.如权利要求5所述的方法，还包括确定连续采样字节是否相同，其中所述输入信号的至少一个特性包括连续采样字节是否相同。
8.如权利要求5所述的方法，还包括确定所述时钟信号偏离参考时钟信号的范围，其中所述输入信号的至少一个特性包括所述时钟信号偏离所述参考时钟信号的范围。
9.如权利要求5所述的方法，还包括基于FEC编码确定所述采样中的位误差率，其中所述输入信号的至少一个特性包括所述采样的位误差率。
10.如权利要求1所述的方法，其中所述提供DC偏移消除信号还包括基于与所述输入信号的至少一个特性的代数关系来确定所述DC偏移消除信号。
11.如权利要求1所述的方法，其中所述提供采样相位调节还包括基于与所述输入信号的至少一个特性的代数关系来确定所述采样相位调节。
12.如权利要求1所述的方法，其中所述提供DC偏移消除信号还包括基于所述输入信号的任何所述至少一个特性中的改变来调节所述DC偏移消除信号。
13.如权利要求1所述的方法，其中所述提供采样相位调节还包括基于所述输入信号的任何所述至少一个特性中的改变来调节所述采样相位调节。
14.一种设备，包括至少一个集成电路，其中所述集成电路将单独或与其它集成电路结合包含如下能力接收输入信号，基于所述输入信号的至少一个特性提供DC偏移消除信号，以及基于所述输入信号的至少一个特性来提供采样相位调节。
15.如权利要求14所述的设备，其中所述集成电路将单独或与其它集成电路结合包含如下能力测量所述输入信号的峰值幅度，其中所述输入信号的至少一个特性包括所述输入信号的峰值幅度。
16.如权利要求14所述的设备，其中所述集成电路将单独或与其它集成电路结合包含如下能力测量限定相域内所述输入信号发生转变的范围，其中所述输入信号的至少一个特性包括限定相域内所述输入信号发生转变的范围。
17.如权利要求14所述的设备，其中所述集成电路将单独或与其它集成电路结合包含如下能力使用时钟信号对所述输入信号采样；检测采样中的非法阶段，其中所述输入信号的至少一个特性包括非法阶段的出现。
18.如权利要求14所述的设备，其中所述集成电路将单独或与其它集成电路结合包含使用时钟信号对所述输入信号采样的能力。
19.如权利要求18所述的设备，其中所述集成电路将单独或与其它集成电路结合包含确定连续采样位是否相同的能力，其中所述输入信号的至少一个特性包括连续采样位是否相同。
20.如权利要求18所述的设备，其中所述集成电路将单独或与其它集成电路结合包含确定连续采样字节是否相同的能力，其中所述输入信号的至少一个特性包括连续采样字节是否相同。
21.如权利要求18所述的设备，其中所述集成电路将单独或与其它集成电路结合包含确定所述时钟信号偏离参考时钟信号范围的能力，其中所述输入信号的至少一个特性包括所述时钟信号偏离所述参考时钟信号的范围。
22.如权利要求18所述的设备，其中所述集成电路将单独或与其它集成电路结合包含基于FEC编码确定所述采样中位误差率的能力，其中所述输入信号的至少一个特性包括使用位误差率。
23.如权利要求14所述的设备，其中所述集成电路将单独或与其它集成电路结合包含提供DC偏移消除信号的能力，还包含基于与所述输入信号的至少一个特性的代数关系来确定所述DC偏移消除信号的能力。
24.如权利要求14所述的设备，其中所述集成电路将单独或与其它集成电路结合包含提供采样相位调节的能力，还包含基于与所述输入信号的至少一个特性的代数关系来确定所述采样相位调节的能力。
25.如权利要求14所述的设备，其中所述集成电路将单独或与其它集成电路结合包含提供DC偏移消除信号的能力，还包含基于所述输入信号的至少一个特性中的改变来调节所述DC偏移消除信号的能力。
26.如权利要求14所述的设备，其中所述集成电路将单独或与其它集成电路结合包含提供采样相位调节的能力，还包含基于所述输入信号的至少一个特性中的改变来调节所述采样相位调节的能力。
27.一种系统，包括至少一个集成电路，其中所述集成电路将单独或与其它集成电路结合包含如下能力接收输入信号，基于所述输入信号的至少一个特性提供DC偏移消除信号，基于所述输入信号的至少一个特性提供采样相位调节，以及提供所述输入信号的复制；层2处理器，接收所述复制；以及接口装置，接收来自所述层2处理器的信号。
28.如权利要求27所述的系统，还包括将所述层2处理器与所述接口装置耦合的XAUI兼容接口。
29.如权利要求27所述的系统，其中所述层2处理器包括遵循IEEE 802.3执行媒体接入控制的逻辑。
30.如权利要求27所述的系统，其中所述层2处理器包括遵循ITU-T G.709执行光传输网络解帧的逻辑。
31.如权利要求27所述的系统，其中所述层2处理器包括遵循ITU-T G.975执行前向纠错处理的逻辑。
32.如权利要求27所述的系统，还包括耦合到所述接口装置的交换架构。
33.如权利要求27所述的系统，还包括耦合到所述接口装置的包处理器。
全文摘要
简单地说，一种可具有可调DC偏移消除(垂直偏移)和水平采样点移动(水平偏移)能力的接收器系统。
文档编号H04L25/06GK1768500SQ200480008879
公开日2006年5月3日 申请日期2004年2月11日 优先权日2003年3月31日
发明者C·迪特里奇, S·克里斯滕森 申请人:英特尔公司