专利名称：模拟数字转换方法和装置、半导体器件及电子装置的制作方法
技术领域：
本发明涉及模拟数字(A/D)转换方法、A/D转换器、具有多个单位元件的用于检测物理量分布的半导体器件、以及电子装置。具体地，本发明涉及一种用于在半导体器件和电子装置中将模拟输出转换成数字数据的技术，其中响应从外部输入的电磁波如光或辐射射线的多个单位元件将输入的电磁波转换成物理量分布作为电信号，并且通过寻址控制选择性地读取该电信号。
背景技术：
广泛地使用用于检测物理量分布的半导体器件。这种半导体器件包括响应电磁波(比如光或辐射射线)的被排列成线或矩阵的单位元件(比如像素)。
例如，在视频器材领域通常使用电荷耦合器件(CCD)、金属氧化物半导体(MOS)器件以及互补金属氧化物半导体(CMOS)器件，每种器件用于检测光(一种电磁波)作为物理量。在通过单位元件(固态图像拾取器件中的像素)转换成电信号后，这些器件读取该物理量分布。
一些固态图像拾取器件具有像素，每一个像素包括放大固态图像拾取元件(有源像素传感器或者也称为增益单元)。该有源像素传感器包括用于响应在电荷产生器中产生的信号电荷而产生像素信号的驱动晶体管。许多这种COMS固态图像拾取器件具有这种结构。
为了在放大固态图像拾取器件中读取像素信号，对具有多个像素的像素区域执行寻址控制，以便从任何单独的像素中读取信号。因此，该放大固态图像拾取器件是寻址控制型固态图像拾取器件。
作为一种具有单元像素矩阵的X-Y寻址固态图像拾取器件，放大固态图像拾取器件是在每一个像素中构造有MOS晶体管的MOS，以将放大能力赋予该像素。更具体地，有源元件放大在作为光电转换元件的光电二极管中存储的信号电荷(光电子)，并且读取该放大的信号。
在这种X-Y寻址固态图像拾取器件中，在二维矩阵中布置大量的像素晶体管以形成像素区域。信号电荷的存储以每线(行)为基准的像素中或一个一个单独地开始。通过寻址连续地读取响应于所存储的信号电荷的电流信号或电压信号。在该MOS类型(包括CMOS类型)中，在一种典型的寻址控制中，同时访问一行像素，并且从像素区域中读取以每行为基准的像素信号。
由模拟数字(A/D)转换器按需要将从像素区域中读取的模拟像素信号转换成数字数据。因为输出像素信号是信号分量和复位分量的混合，所以需要通过获得对应于复位分量的信号电压和对应于信号分量的信号电压之差来提取有效信号分量。
当将模拟像素信号转换成数字信号时，这同样正确。需要将对应于复位分量的信号电压和对应于信号分量的信号电压之间的差分量转换成数字数据。为此，在下面的专利文献和非专利文献中已经提出多种A/D转换机构。
专利文献1日本未审专利申请公开No.11-331883；非专利文献1W.Yang et.al.，“An Integrated 800×600 CMOS ImageSystem”，ISSCC Digest of Technical Papers，pp.304-305，1999年2月；非专利文献2kazuya YONEMOTO，“CCD/CMO Image Sensor no kiso toouyo”，CQ Publishing Co.，Ltd，first edition p201-203，2003年8月10日；非专利文献3Toshifumi IMAMURA和Yoshiko YAMAMOTO，“3.kosoku kinou CMOS Image Sensor no kenkyu”，因特网<URLhttp//www.sankaken.grjp/project/iwataPJ/report/h12/h12index.html>，2004年3月15日在线搜索；非专利文献4Toshifumi IMAMURA、Yoshiko YAMAMOTO和NaoyaHASEGAWA，“3.Koshoku kinou CMOS Image Sensor no kenkyu”，因特网<URLhttp//www.sankaken.gr.jp/project/iwataPJ/report/h12/h14index.html>，2004年3月15日在线搜索；非专利文献5Oh-Bong Kwon et.al.，“A Novel Double SlopeAnalog-to-Digital Converter for a High-Quality 640×480 CMOS ImagingSystem”1999年VL3-03，IEEE，335-338页。
在这些文献中公开的A/D转换机构在电路的尺寸和面积、功耗、与其它功能块的连接线数量、这些线拾取的噪声和电流消耗方面具有困难。
图6说明一种公知的CMOS固态图像拾取器件1(CMOS图像传感器)，其具有在相同半导体衬底上安装的A/D转换器和像素区域。如图6中所示，固态图像拾取器件1包括像素阵列(图像拾取区域)10，其具有以矩阵布置的多个单元像素3；在像素阵列10外布置的驱动器7；计数器(CNT)24；列处理器26，包括以每列为基准布置的列A/D转换器25；参考信号产生器27，其包括用于给列处理器26中的列A/D转换器25提供用于D/A转换的参考电压的DAC(数字模拟转换器)；以及包括减法器29的输出电路28。
驱动器7包括用于控制列寻址和列扫描的水平(行)扫描电路12；用于控制行寻址和行扫描的垂直(行)扫描电路14；以及定时控制器21，用于经由端子5a接收主时钟CLK0并用于产生多种内部时钟以控制水平扫描电路12和垂直扫描电路14。
将每一个单元像素3连接到由垂直扫描电路14控制的行控制线15用于将像素信号传送到列处理器26的垂直信号线19。
列A/D转换器25包括电压比较器252和数据存储器255。电压比较器252比较通过参考信号产生器27产生的参考电压RAMP和经由垂直信号线19(V0，V1，...)从在每行控制线15(H0，H1，...)上的单元像素3中获得的模拟像素信号。数据存储器255包括锁存器(触发器)，作为存储器，用于存储对时间计数的计数器24的计数，直到电压比较器252完成比较处理。列A/D转换器25具有n位A/D转换功能。数据存储器255包括锁存器1和锁存器2，每个锁存器具有n位容量，作为独立的内部存储区域。
当提供从像素阵列10来的各像素信号电压给连接到相应列线的垂直信号线19的电压比较器252的其它端子时，通常将通过参考信号产生器27产生的斜坡参考电压RAMP供给电压比较器252的输入RAMP端子。电压比较器252的输出提供给数据存储器255。
计数器24根据对应于主时钟CK0的计数时钟CLK0(两时钟具有相同的时钟频率)执行计数处理。从而，计数器24将计数输出CK1、CK2、...、CKn和计数时钟CK0一起输出到列处理器26中的每一个A/D转换器25。
用于来自计数器24中的计数输出CK1、CK2、...、CKn的线途经为每列布置的数据存储器255的锁存器。从而，列A/D转换器25共同响应单个计数器24而操作。
列A/D转换器25的输出连接到水平信号线18。水平信号线18包括覆盖2n位宽的信号线，并且该水平信号线经由对应于水平信号线18的水平信号输出线的2n读出电路(未示出)连接到输出电路28中的减法器29。将从输出电路28输出的视频数据D1从固态图像拾取器件1经由输出端子5c输出到外部。
图7是说明图6的固态图像拾取器件1的操作的定时图。
对于第一次读取操作，将计数器24的计数复位为初始值“0”。在使从任何行Hx的单元像素到垂直信号线19(V0、V1、...)的第一次读取稳定之后，输入通过参考信号产生器27在时间轴上倾斜的参考电压RAMP。电压比较器252比较参考电压RAMP和任何垂直信号线19(列数Vx)的像素信号电压。
计数器24开始对电压比较器252的转换时间计数，此刻将参考电压RAMP输入到每一个电压比较器252的一个端子RAMP。与参考信号产生器27(时间t10)发出的斜坡波形电压同步，计数器24开始从第一次计数操作中的初始值“0”向下计数。
电压比较器252比较从参考信号产生器27来的斜坡参考电压RAMP与经由垂直信号线19输入的像素信号电压Vx。当两个电压彼此相等时，电压比较器252从高电平到低电平反转该比较器的输出(在时间t12)。
大约在反转比较器输出的同时，数据存储器255与计数时钟CK0同步地响应该比较时间而在其锁存器1中锁存从计数器24来的计数输出CK1、CK2、...、CKn。从而完成第一次转换操作(在时间t12)。
当预定的向下计数周期已经过去(在时间t14)时，定时控制器21停止将控制数据提供给电压比较器252，并停止将计数时钟CK0提供给计数器24。从而，电压比较器252停止其比较操作。
在第一次读取操作期间，读取单元像素3的复位分量ΔV。复位分量ΔV包含作为偏移对各个单元像素3不同的噪声。复位分量ΔV的变化通常是小的，并且复位电平对所有像素相同。基本上知道任何垂直信号线19(Vx)的输出。
通过调整参考电压RAMP，缩短在复位分量ΔV的第一次读取期间的比较周期。在该已知的实施例中，在7位(128时钟)计数周期内调整复位分量ΔV。
在第二次读取操作中，读取响应于每单元像素3的入射光量的信号分量Vsig外加复位分量ΔV，并且执行与第一次读取操作中相同的操作。
将计数器24的计数复位为“0”，以进行第二次读取操作。在使从任何行Hx的单元像素3到垂直信号线19(V0、V1、...)的第二次读取稳定之后，输入通过参考信号产生器27在时间轴上倾斜的参考电压RAMP。电压比较器252比较参考电压RAMP和任何垂直信号线19(列数Vx)的像素信号电压。
计数器24开始对电压比较器252的转换时间计数，此刻将参考电压RAMP输入到每一个电压比较器252的一个端子RAMP。与从参考信号产生器27发出(时间t20)的斜坡波形电压同步地，计数器24开始从第二次计数操作的初始值“0”向下计数。
电压比较器252比较从参考信号产生器27来的斜坡参考电压RAMP与经由垂直信号线19输入的像素信号电压Vx。当两个电压彼此相等时，电压比较器252将该比较器的输出从高电平反转到低电平(在时间t22)。
大约在反转比较器输出的同时，数据存储器255与计数时钟CK0同步地响应该比较时间而锁存从计数器24来的计数输出CK1、CK2、...、CKn。从而完成第二次转换操作(在时间t22)。
数据存储器255在其不同的位置，即锁存器2，锁存第一计数和第二计数。在第二次读取操作期间，读取单元像素3的复位分量ΔV和信号分量Vsig。
当预定的向下计数周期已经过去时(在时间t24)，定时控制器21停止将控制数据提供给电压比较器252，并停止将计数时钟CK0提供给计数器24。以这种方式，电压比较器252停止其比较操作。
在第二次计数操作的末尾的预定时间(时间t28)处，定时控制器21指示水平扫描电路12读取像素数据。作为响应，水平扫描电路12连续地移动水平选择信号CH(i)，以将其经由控制线12C提供给数据存储器255。
在数据存储器255中存储的计数，也就是，用于第一次和第二次读取操作的n位数字像素数据被连续地输出到在列处理器26外的输出电路28里的减法器29中。
n位减法器29从作为在每一个像素位置的单元像素3的复位分量ΔV和信号分量Vsig之和的第二像素数据中，减去代表单元像素3的复位分量ΔV的第一像素数据，从而确定单元像素3的信号分量Vsig。
重复相同的操作。输出电路28产生代表二维图像的视频信号。
在上述已知的技术中，所有列的列A/D转换器25共同使用计数器24。数据存储器255的每一个存储器需要存储第一计数和第二计数。数据存储器255使用用于n位信号的一对n位锁存器(即用于每一位的2n锁存器)，从而，需要大的电路面积。在下文中该问题称为第一问题。
不仅用于同步计数时钟CK0的线而且用于从计数器24来的计数输出CK1、CK2、...CKn的线都必须途经数据存储器255的锁存器1和2。因为该途径选择，需要考虑噪声的增加以及功耗的增加。该问题在下文中称作第二问题。
因为在数据存储器255的不同位置存储第一计数和第二计数，所以需要2n条信号线来传送计数结果给数据存储器255，并且相应地，所涉及的电流增加。该问题在下文中称作第三问题。
输出电路28在信号输出之前从第二计数中减去第一计数，需要用于将该计数在每一个时间传送给输出电路28中的n位减法器29的2n条信号线。由于数据传送而导致的噪声增加以及功耗增加变得重要。该问题在下文中称作第四问题。
除计数器之外，需要分别地布置用于存储第一次读取结果的存储器和存储第二读取结果的存储器，换言之，需要两个存储器。需要用于从计数器传送n位计数到存储器的信号线。进一步，还需要用于传送第一计数和第二计数(每一个计数为n位)到减法器的2n位信号线。该电路规模和电路面积增加，导致噪声、电流消耗和功耗增加。
在允许并行执行A/D转换和读取处理的流水线布置中，在用于存储计数结果的存储器还需要用于存储A/D转换数据的存储器。与第一问题中一样，需要两个存储器系统，其导致电路面积增加。该问题在下文中称作第五问题。
为了克服第一问题，在前引证的非专利文献2提出一种列A/D转换器。通过级联共同用于带有CDS处理单元的垂直列的计数器和用于锁存每一列所布置的计数器的计数的锁存器，该列A/D转换器执行相关复式采样(CDS)功能和A/D转换功能。
为了克服第二问题，在前引证的专利文献1和非专利文献3-5已经提出一种布置，其中在列处理器26中以每列为基准布置计数器以执行A/D功能。
在非专利文献2中公开的A/D转换器包括一种计数器，该计数器用于对垂直信号线(用于垂直列)和使用锁存器的A/D电路执行并行处理，并且A/D转换器计算复位分量和信号分量之差。从而，在抑制该像素的固定图形噪声的同时，A/D转换器将输入信号转换成数字数据。利用这种布置，不需要减法处理，并且单个计数处理就足够。用于存储A/D转换数据的存储器由锁存器构成，从而避免了电路面积的增加。换言之，克服了第一、三、四和第五问题。
因为所有的垂直列以如图6中所示的相同方式共同地共享计数器，所以需要用于从计数器来的计数输出CK1、CK2、...CKn的n条线。没有解决第二问题。
根据非专利文献3和4公开的技术，将从用于检测光的多个像素来的电流输出到输出总线，并且在总线上对该电流执行加法和减法操作。将所得信号转换成在时间方向具有长度的脉冲宽度信号。在平行布置的计数器中对响应于脉冲宽度信号的脉冲宽度的时钟数量计数，以执行A/D转换。该布置消除了对用于计数器输出的配线的需求。换言之，解决了第二问题。
然而，其中没有提到对复位分量和信号分量的处理，并且不确定在非专利文献3和4中公开的技术解决第一、第三、第四和第五问题。同样，非专利文献1和5也没有阐明如何处理复位分量和信号分量。
作为对比，专利文献1公开了对复位分量和信号分量的处理方式。使用相关复式采样单元，每一垂直列执行用于从复位分量的数字数据中减去信号分量的数字数据的减法处理。从而，从复位分量和信号分量中提取纯图像的电压数据。因而解决了第四问题。
使用在专利文献1中公开的技术，通过外部系统接口在计数处理中产生计数信号。为每一个垂直列布置的一对缓存器存储计数，此刻复位分量和信号分量之一的电压与比较处理中的参考电压匹配。因为所有的垂直列线共同共享单个计数器，所以该A/D转换的布置与非专利文献1中公开的技术相同。第一、第二、第三和第五问题仍然没有解决。
发明内容
因此，本发明的目的是提供一种机构以解决至少一个在前描述的问题。
在第一方面，本发明涉及一种模拟数字转换方法，将包含标准分量和信号分量的将被处理的模拟信号的标准分量和信号分量之间的差信号分量转换成数字数据。比较对应于标准分量和信号分量之一的信号与用于产生数字数据的参考信号。以向下计数模式和向上计数模式之一与比较操作并行地执行计数操作，然后在比较操作完成的时刻存储所得计数。根据是对标准分量还是对信号分量执行比较操作来切换该计数模式。
在第一步中，比较用于产生数字数据的参考信号与将从同一单位元件比如像素输出并且将被处理的单个信号的物理属性不同的标准分量和信号分量之一。以向下计数模式和向上计数模式之一与比较操作并行地执行计数操作。存储比较操作完成的时刻的计数。
在第二步中，比较参考信号与标准分量和信号分量中的另一个。以向下计数模式和向上计数模式中的另一个执行计数操作。存储比较操作完成的时刻的计数。在第二步之后存储的计数与第一计数不同。以切换后的计数模式执行第二计数操作，获得第二计数作为对应于标准分量和信号分量之差的数值。
在第二步中将要处理的信号分量表示将要处理的信号中的真信号分量，并且不必意谓真信号分量本身。实际上，包含噪声分量或复位分量的将要处理的信号是完全可接受的。
标准分量和信号分量是相对值，在标准分量和信号分量之间的差分量是从同一单位元件如同一像素输出的单个信号的物理属性不同的两信号分量之差。
在标准分量和信号分量的比较操作中，比较对应于标准分量和信号分量的信号中的每一个与以预定斜率改变的参考信号，以检测对应于标准分量和信号分量的这些信号与参考信号匹配的点。预定斜率不限于不变的斜率。该斜率可以在多个值中从一个值到下一个值以逐级的方式变化，使得信号分量越大斜率越大。以这种布置，增加动态范围。
通过从产生比较操作中使用的参考信号点到该信号对应于标准分量和信号分量之一的点对计数时钟计数，来执行计数操作。该计数响应标准分量和信号分量之一的振幅。
可以用共同的上下计数器通过在向下计数模式和向上计数模式之间进行切换来执行计数操作。从而使得计数器电路紧凑。通过可切换地使用的两种计数模式，直接执行在标准分量和信号分量之间的减法处理。不需要专用减法器来确定标准分量与信号分量之差。
优选地，从第一步中存储的计数开始第二步中的计数操作。在第二步之后存储的计数变成等于信号分量与标准分量之差的数字值。
在第一步中对标准分量执行比较操作和向下计数操作，而在第二步中对信号分量执行比较操作和向上计数操作。以这种方式，在第二步之后保持的计数变成了作为从信号分量中减去标准分量的结果而获得的数字值。
如果在源自诸如像素的单位元件的信号中，信号分量在时间轴上出现在标准分量之后，则对包括标准分量和信号分量的信号执行第二步。第二步之后保持的计数表示单位元件的信号分量。
优选地，以向下计数模式对标准分量执行第一步和第二步中的一个，并以向上计数模式对信号分量执行第一步和第二步中的另一个。两步之后保持的计数是作为从信号分量减去标准分量的结果的正的数字值。
在第一步中对标准分量执行比较操作和向下计数操作，并在第二步中对信号分量执行比较操作和向上计数操作。以这种方式，第二步之后保持的计数变成作为从信号分量减去标准分量所得的结果而获得的具有正值的数字值。如果单位元件的信号包含标准分量和时间轴上在标准分量之后出现的信号分量，那么获得代表单位元件的有效信号分量的数字数据作为正值而获得。
在标准分量与信号分量的比较中，标准分量基本上是常量，并且标准分量的数量是小的。信号分量是当由单位元件比如像素检测电磁波比如光时获得的可变分量。信号分量的最大量变大。优选地，将对于标准分量的比较操作的最大周期设定为短于信号分量的比较操作的最大周期，以便缩短两个A/D转换周期的总和。
优选地，在第二步中存储的与在第一步和第二步的前一周期里处理的一个信号有关的计数被存储在另一个数据存储器中，并且对将要在当前周期处理的另一个信号执行第一步和第二步时，从该另一个数据存储器中并行读取计数。
优选地，将要处理的信号包含由在用于检测物理量分布的半导体器件里的单位信号产生器产生并沿列方向输出的模拟单位信号，其中该半导体器件包括单位元件矩阵，每个单位元件包括电荷产生器，用于产生对应于输入电磁波的电荷；以及单位信号产生器，用于产生对应于电荷产生器产生的电荷的模拟单位信号。
当以两维矩阵布置单位元件时，以每行为基准(在平行列上)访问和扫描单位信号产生器产生并沿列方向输出的模拟单位信号。以每行为基准对每个单位元件执行第一步和第二步，从而，加速单位信号的读取处理和A/D转换处理。
在第二方面，本发明涉及一种用于模拟数字转换的转换器，将包含标准分量和信号分量的将被处理的模拟信号的标准分量和信号分量之间的差信号分量转换成数字数据。该转换器包括比较器，用于比较对应于标准分量和信号分量中的每一个的信号与用于产生数字数据的参考信号；以及计数器，用于以向下计数模式和向上计数模式之一与比较器执行的信号比较操作并行地执行计数操作，还用于在比较操作完成的时刻存储所得计数。
优选地，转换器包括控制器，该控制器用于根据比较器是对标准分量还是对信号分量执行比较操作来切换计数器的计数模式。
计数器可以包括在向上计数模式和向下计数模式之间可切换地执行计数操作的计数电路。计数器可以包括以向下计数模式执行计数操作的向下计数器和以向上计数模式执行计数操作的向上计数器。在后者的情况下，计数器还可以包括使向下计数器的计数和向上计数器的计数相加的加法电路。
本发明的半导体和电子装置中的每一个执行上面提到的A/D转换方法，并且与上面提到的A/D转换器在结构上相同。
依照本发明的半导体器件，沿单位元件的列和行方向布置多个A/D转换器，每一个A/D转换器包括比较器和计数器。
优选地，比较器以每行为基准捕获由单位信号产生器产生并沿列方向输出的模拟单位信号，并且比较器和计数器以每行为基准对每一个单位元件执行各自的处理。优选地，单位信号产生器包括用于放大的半导体元件。
优选地，电荷产生器包括接收光作为电磁波并响应所接收的光产生电荷的光电转换元件。以这种布置，布置该半导体器件作为固态图像拾取器件。
根据本发明，比较用于A/D转换器的参考信号与包含标准分量和信号分量的将要处理的信号，并且以向下计数模式和向上计数模式之一与比较操作并行地执行计数操作。当存储了比较操作末尾的计数时，根据是对标准分量还是对信号分量执行比较操作来切换计数模式。
以这种方式，作为两种方式(即向下计数模式和向上计数模式)的计数操作的结果，获得代表标准分量和信号分量之差的数字数据。
由计数器所拥有的锁存器行使存储标准分量和信号分量的计数的存储器功能。该布置消除了对布置专用存储器以存储从计数器分离的A/D转换数据的需求。从而解决了电路尺寸和电路面积增加的问题。
由于不管是否使用共同的上下计数器，A/D转换器都由比较器和计数器组成，因此由用于操作计数器的不管位数的单个计数时钟线和用于切换计数模式的控制线控制计数操作。从而消除了用于将计数器的计数传送到存储器的信号线。该布置克服了噪声电平增加和功耗增加的问题。
以切换计数模式的方式共同地使用上下计数器。由计数器直接执行减法操作。不需要用于确定标准分量和信号分量之差的专用减法器。同样，不需要将该数据传送到减法器的布置避免了噪声电平、电流以及功耗的增加。
如果计数器由向下计数器和向上计数器组成，在第二计数操作前设定在第一步到达的计数。直接执行标准分量和信号分量之间的减法操作。不需要用于确定标准分量和信号分量之差的专用减法器。同样，不需要将该数据传送到减法器的布置避免了噪声电平、电流以及功耗的增加。
当计数器由向下计数器和向上计数器组成时，可以从0而不是从在第一步到达的计数开始计数操作。在这种情况下，需要加法器。因为在包括比较器和计数器的每一个A/D转换器中布置加法器，所以缩短了到加法器的线长。仍能控制噪声电平、电流以及功耗的增加。
A/D转换器由比较器和计数器成对组成。当将要处理由具有单位元件阵列的半导体器件输出的单位信号时，给沿行方向(单位元件列阵列方向)布置的多个A/D转换器中的每一个提供计数器。该布置消除了需要如图6中所示将计数器的输出线途径选择到锁存器，从而避免了噪声电平和功耗增加的问题。
在并行执行A/D转换处理和读取处理的流水线操作中，用于为每一个A/D转换器存储A/D转换数据的单个存储器是足够的。最小化了电路面积的增加。
图1是根据本发明的第一实施例的CMOS固态图像拾取器件的电路方框图；图2是说明根据本发明第一实施例的图1的固态图像拾取器件中的列A/D转换器的操作的定时图；图3是根据本发明第二实施例的CMOS固态图像拾取器件的方框图；图4是说明根据本发明第二实施例的固态图像拾取器件中的列A/D转换器的操作的定时图；
图5A-5C是说明计数器的方框图；图6是已知的在相同的半导体衬底上布置有A/D转换器和像素部分的COMS固态图像拾取器件的方框图；图7是说明图6的已知的固态图像拾取器件的操作的定时图；具体实施方式
下面参考附图描述根据本发明的CMOS固态图像拾取器件的实施例。CMOS固态图像拾取器件是X-Y寻址固态图像拾取器件的一个实施例。CMOS固态图像拾取器件的所有像素由NMOS构成。
本发明不限于MOS类型的图像拾取器件。后面描述的所有实施例可适用于包括响应从外部输入的电磁波如光线或辐射射线的单位元件的线或矩阵的任何用于检测物理属性的半导体器件。
图1说明了根据本发明第一实施例的CMOS固态图像拾取器件(CMOS传感器)1。该CMOS固态图像拾取器件1是本发明的电子装置的一个例子。
该固态图像拾取器件1包括具有二维像素矩阵的像素部分，每个像素形成响应光输入量输出电压信号的光接收元件(作为电荷产生器的一个例子)；以及相关复式采样(CDS)单元和以列平行方式布置的模拟数字(A/D)转换器。
“以列平行方式排列”表示与各垂直信号线19平行地布置多个CDS单元和多个A/D转换器。这多个元件可以布置在像素阵列10中的像素列的一个边缘上(即如图1中所示的像素阵列10的下侧的输出侧上)，或者可以布置在像素阵列10中的像素列的一个边缘上(即如图1中所示的像素阵列10的下侧的输出侧上)和在像素阵列10中的像素列的另一个边缘上(即像素阵列10的上侧上)。在后一种情况下，可以在像素阵列10的两横向边上以允许两个水平扫描单元分别操作的方式布置用于在行方向(水平扫描)扫描像素的水平扫描单元。
在典型的列平行布置中，在图像拾取器件的输出部分的列区域里以每一个垂直列为基准布置每一个CDS单元和A/D转换器，并且连续地将信号输出到该器件的输出端。本发明不限于列类型。例如将单个CDS单元和单个A/D转换器分配给多条相邻的垂直信号线19(例如一对相邻的垂直信号线19)或者N条垂直信号线19(N为正整数)。
在列类型之外的任何类型中，多条垂直信号线19共享单个CDS单元和单个A/D转换器，并且转换电路布置为从像素阵列10可选择地将多列的像素信号之一供给相应的A/D转换器。根据随后的处理，可能需要存储输出信号的存储器。
多条垂直信号线19以这种方式共享单个CDS单元和单个A/D转换器。以每个像素列为基准读取像素信号之后，对每一个像素信号执行信号处理。与在每一个单元像素中执行信号处理的情况相比较，容易实现每一个单元像素的的简单结构、多重像素设计、小型化以及低成本。
因为同时并行地在以列平行方式布置的多个信号处理器里处理在一行的像素信号，允许以慢于在单个CDS单元和单个A/D转换器位于输出电路和器件之外的布置中的速度操作信号处理。这在功耗、带宽性能以及噪声方面是有利的。给定相同的功耗和带宽，可使整个传感器操作更快。
允许慢速操作的列类型器件不仅在功耗、带宽性能以及噪声方面，而且在无需转换电路的设计方面是有利的。除非在下面的描述中另有说明，该固态图像拾取器件就为列类型。
如图1所示第一实施例的固态图像拾取器件1包括具有以矩阵布置的多个单元像素3的像素阵列10；在像素阵列10之外布置的驱动器7；列处理器26；参考信号产生器27，用于将用于A/D转换的参考电压供给列处理器26；以及输出电路28。
按需要，可以在相同半导体区域里的列处理器26的前面或后部布置具有信号放大功能的自动增益控制(AGC)电路。如果在列处理器26的前部布置AGC电路，则其执行模拟放大。如果在列处理器26的后部布置AGC电路，则该AGC电路执行数字放大。如果仅仅放大n位数字数据，则可能破坏数据的层次(gradation)。因此，优选在模拟放大后执行A/D转换。
驱动器7具有控制电路功能，用于从像素阵列10中连续地读取信号。驱动器7包括水平(列)扫描电路12，用于控制列寻址和列扫描；垂直(行)扫描电路14，用于控制行寻址和行扫描；以及通信和定时控制器20，用于产生内部时钟。
虚线框里包围的时钟转换器23可以布置为图1中所示的接近通信和定时控制器20。作为高速时钟产生器的例子，该时钟转换器23产生时钟频率比输入到那里的信号的时钟频率更高的脉冲。响应经由端子5a输入的输入时钟(主时钟)CLK0或者时钟转换器23产生的高速时钟，通信和定时控制器20产生内部时钟。
时钟转换器23产生的高速时钟的使用使得能够快速执行A/D转换处理。利用高速时钟，可以执行提取处理和压缩处理，每一个处理都需要高速计算。可以将从列处理器26中输出的并行数据转换成将要输出到该器件外作为视频数据D1的串行数据。以这种方式，在比等于A/D转换数字数据的位数的多个端子少的端子输出视频数据。
时钟转换器23包括用于产生时钟频率高于输入时钟的时钟频率的脉冲的倍频电路。在从通信和定时控制器20接收低速时钟CLK2时，时钟转换器23产生频率至少两倍于低速CLK2的时钟。定时控制器21的倍频电路是k1乘法器电路，其中k1代表低速时钟CLK2的频率。k1乘法器电路可以为任何已知的电路。
尽管在图1中部分示出了像素的列和行，但是实际上布置了几十到几千个单元像素3。通常单元像素3包括光电二极管，比如光接收元件(电荷产生器)；以及像素放大器，包括放大半导体元件(比如晶体管)。
像素放大器可以具有浮动扩散放大结构。电荷产生器通常包括商业可得的四个晶体管作为CMOS传感器，即，读取和选择晶体管，起到电荷读取器(传输门部分/读取部分)作用；复位晶体管，起到复位门作用；垂直选择晶体管；以及放大源跟随器晶体管，起到检测器元件的作用以用于检测浮动扩散中的电压变化。
像素放大器可以由日本专利No.2708455中公开的三个晶体管组成。像素放大器包括放大晶体管，连接到漏极线(DRN)，用于放大对应于在电荷产生器中产生的信号电荷的信号电压；复位晶体管，用于复位电荷产生器；由垂直移动晶体管经由传输线(TRF)而扫描的读取和选择晶体管(传输门)。
驱动器7进一步包括水平扫描电路12、垂直扫描电路14以及通信和定时控制器20。水平扫描电路12具有读取和扫描功能，以从列处理器26读取计数。沿着像素阵列10，使用与半导体集成电路制造处理相同的技术，在半导体区域(比如单晶硅衬底)上集成地将驱动器7里的元件制造成固态图像拾取器件。
单元像素3经由用于选择行的行控制线15连接到垂直扫描电路14，并经由垂直信号线19连接到具有以每个垂直列为基准布置的列A/D转换器25的列处理器26。行控制线15代表所有从垂直扫描电路14途径选择到像素的线。
水平扫描电路12和垂直扫描电路14中的每一个，包括解码器，响应通信和定时控制器20提供的控制信号CN1和CN2开始移动操作(扫描)。行控制线15传导用于驱动单元像素3的各种脉冲信号(如复位脉冲RST、传输脉冲TRF、DRN控制脉冲DRN等)。
通信和定时控制器20包括定时产生器TG(作为读取寻址控制器的一个例子)，用于提供各种操作所需要的时钟和具有预定定时的脉冲信号；以及通信接口，用于通过端子5a接收主时钟CKL0，经由端子5a接收用于指示操作模式的数据DATA，并用于输出包含关于固态图像拾取器件1的信息的数据。定时产生器TG和通信接口没有在图1中示出。
将水平寻址信号输出到水平解码器12a，并且将垂直寻址信号输出到垂直解码器14a。作为响应，水平解码器12a和垂直解码器14a选择各自的行和列。
以二维矩阵布置单元像素3，通过以每行为基准(以列平行方式)访问单元像素3来执行用于读取的垂直扫描，以捕获由像素信号产生器5产生并经由垂直信号线19在列方向上输出的模拟像素信号，然后通过在列方向上访问单元像素3来执行用于读取的水平扫描，以读取像素信号(数字像素数据)。快速读取像素信号和像素数据。该读取操作不限于扫描。通过对目标单元像素3直接寻址，可以执行用于仅读取目标单元像素3的信息的随机访问。
第一实施例的通信和定时控制器20给该器件包括水平扫描电路12、垂直扫描电路14、以及列处理器26的内部元件提供频率与经由端子5a提供的主时钟CKL0相同的时钟CLK1以及通过将时钟CLK1的频率除以2而获得的低速时钟。下文中，共同地把除以2的时钟和其它具有较低频率的时钟称作为低速时钟CLK2。
垂直扫描电路14选择像素阵列10的行，并给该行提供所需要的脉冲。垂直扫描电路14包括垂直解码器14a和垂直驱动电路14b。垂直解码器14a在垂直方向上定义读取行(选择像素阵列10的行)。垂直驱动电路14b把脉冲提供给行控制线15，从而驱动由垂直解码器14a定义的读取地址上的单元像素3。垂直解码器14a除读取数据外还选择电子快门。
水平扫描电路12连续地与低速时钟CLK2同步地选择列处理器26的列A/D转换器25，从列A/D转换器25将该信号传输到水平信号线18。水平扫描电路12包括水平解码器12a，用于在水平方向上定义读取列(在列A/D转换器25的范围里选择列A/D转换器25)；以及水平驱动电路12b，用于将列处理器26的信号传输到水平信号线18。如果列A/D转换器25处理的位数为n位，那么水平信号线18包括n条线，例如，如果位数为10，那么包括10条线。
在这样构造的固态图像拾取器件1中，将从单元像素3输出的像素信号以每条垂直列为基准经由垂直信号线19提供到在列处理器26中的列A/D转换器25。
列处理器26中的列A/D转换器25处理一列的像素信号。例如，列A/D转换器25包括用于使用低速时钟CLK2将模拟信号转换成10位数字数据的A/D转换电路。
以后将要详细讨论的A/D转换电路响应提供给其电压比较器252的参考电压RAMP而开始对时钟信号计数，并且比较参考电压RAMP和经由垂直信号线19输入的模拟像素信号。A/D转换电路通过连续地计数来执行A/D转换直到获得该脉冲信号。
通过引入合适的电路，确定像素相对于经由垂直信号线19输入的电压模式的像素信号而复位后瞬时的信号电平(噪声电平)与响应于光量的真信号电平Vsig之间的差。从而以这种方式，去除了噪声信号分量，例如固定图形噪声(FPN)和复位噪声。
经由水平选择信号驱动的水平选择开关(未示出)将由列A/D转换器25数字化的像素数据传输到水平信号线18，然后输入到输出电路28。10位数仅仅是一个例子。位数可以为超过10的任何数(例如14位)。
从而，以每行为基准连续地从作为电荷产生器的具有光接收元件矩阵的像素阵列10中输出像素信号。从而，获得对应于具有光敏元件矩阵的像素阵列10的帧图像作为整个像素阵列10的一组像素信号。
参考信号产生器27包括数字模拟(D/A)转换器27a。与计数时钟CK0同步地，参考信号产生器27从由来自通信和定时控制器20的控制数据CN 4代表的初始值开始的斜坡信号。然后，参考信号产生器27将产生的斜坡信号作为用于A/D转换的参考电压(A/D参考信号)提供给列处理器26中的每一个列A/D转换器25。还可以布置噪声抑制过滤器(未示出)。
与通过使用计数时钟CLK0相比，通过使用来自时钟转换器23的高速时钟，例如时钟转换器23中的倍频器产生的倍频时钟，使斜坡信号更快地改变。
从通信和定时控制器20提供给参考信号产生器27里的D/A转换器27a的控制数据CN 4包含用于使数字数据变化率相对于时间均衡化的信息，即，用于使斜坡电压的斜率对各次比较处理均衡的信息。更具体地说，每单位时间一个计数地改变该数字数据。
具有n位A/D转换功能的列A/D转换器25包括电压比较器252和计数器254。电压比较器252比较参考信号产生器27中的D/A转换器27a产生的参考电压RAMP和经由垂直信号线19(V0、V1、...)从每行控制线15(H0、H1、...)上的单元像素3中提供的模拟像素信号。计数器254对时间计数，直到电压比较器252完成比较操作，并存储所得计数。
通信和定时控制器20根据电压比较器252是对像素信号的复位分量AV还是信号分量Vsig执行比较操作，切换计数器254的计数模式。将控制信号CN 5从通信和定时控制器20提供给列A/D转换器25中的计数器254，以给计数器254以执行哪一种计数模式(向上计数模式还是向下计数模式)的指示。
将参考信号产生器27产生的参考电压RAMP供给电压比较器252的输入端子RAMP。电压比较器252与垂直列的各垂直信号线19连接的另一个输入端子从像素阵列10中接收单独的像素信号电压。将电压比较器252的输出供给计数器254。
通信和定时控制器20共同地将计数时钟CK0提供给计数器254的时钟端子CK。
尽管其结构未在此示出，但是计数器254通过将图6中所示的具有锁存器的数据存储器255的布线修改成用于同步计数器的布线来构造。响应单个计数时钟CK0的输入，执行内部计数。与斜坡信号一样，计数时钟CK0根据从时钟转换器23来的高速时钟(倍频时钟)而产生，因此，计数时钟CK0比主时钟CLK0快。
n个锁存器的组合形成计数器254。因此，所得电路的电路尺寸是图6中所示的具有n个锁存器的两条线的数据存储器255的电路尺寸的一半。因为消除了计数器24，电路变得比图6的布置更加紧凑。
第一实施例的计数器254是一种上下计数器(U/D CNT)，其可以在向下计数模式和向上计数模式之间切换。第一实施例的计数器254同样是与计数时钟CK0同步地输出计数的同步计数器类型。
在同步计数器中，由计数时钟CK0控制所有触发器的操作。如果需要更高频率操作，优选异步计数器作为计数器254。因为仅由最初阶段的触发器的限制频率确定其操作的限制频率，所以异步计数器适合用于高频范围。
从水平扫描电路12将控制脉冲经由控制线12c供给计数器254。具有用于锁存其计数的锁存功能的计数器254存储该计数直到经由控制线12c提供控制脉冲形式的指示。
如前所述，列A/D转换器25形成起A/D转换器块作用的列处理器26，每一个列A/D转换器为每一条垂直信号线19(V0、V1、...)而布置。
将列A/D转换器25的输出连接到水平信号线18。水平信号线18包括n位信号线，n位等于列A/D转换器25的位宽。从而，将水平信号线18经由对应于水平信号线18的n个读出电路(未示出)连接到输出电路28。
在对应于水平消隐期的像素信号读取周期期间，列A/D转换器25执行计数操作，从而在预定的定时输出计数结果。电压比较器252比较从参考信号产生器27来的斜坡电压和经由垂直信号线19输入的像素信号电压。在该实施例中，如果两个电压电平变得相等，电压比较器252将其比较器输出从高电平转化为低电平。
计数器254已经与从参考信号产生器27发出的斜坡电压同步地开始向下计数操作和向上计数操作之一。一旦接收到比较器输出的反转信息，计数器254停止其计数操作，并锁存此刻的计数作为像素数据。这样A/D转换结束。
根据在预定的定时经由控制线12c从水平扫描电路12输入的水平选择信号CH(i)引起的移动操作，计数器254经由在列处理器26和像素阵列10的芯片外的输出端子5c输出所存储的像素数据。
在固态图像拾取器件1中可能包含与本发明第一实施例无关的其它信号处理电路(未示出)。
图2是说明根据本发明第一实施例中的图1的固态图像拾取器件1中的列A/D转换器25的操作的定时图；如下所述，对通过像素阵列10中的每一个单元像素3检测的模拟像素信号进行A/D转换。检测以预定斜率逐渐下降的参考电压RAMP与来自单元像素3的像素信号的标准分量和信号分量之一的电压相匹配的点。从用于A/D转换的参考电压RAMP产生的开始到参考信号与对应于像素信号中的标准分量和信号分量之一的信号相匹配的点，对该计数时钟计数。从而获得响应标准分量或信号分量的幅值的计数。
在从垂直信号线19输出的像素信号里，在作为标准分量的包含像素信号噪声的复位分量ΔV之后，出现信号分量Vsig。当对标准分量(复位分量ΔV)执行第一处理时，对标准分量(复位分量ΔV)和信号分量Vsig之和执行第二处理。
为了执行第一次读取，在将计数器254设置为向下计数模式的同时，通信和定时控制器20将计数器254的计数复位为“0”。在从单元像素3的任何行Hx到垂直信号线19(V0、V1、...)的第一次读取变得稳定后，通信和定时控制器20将用于产生参考电压RAMP的控制数据CN4提供给参考信号产生器27。
作为响应，参考信号产生器27将随时间以斜坡形状改变的斜坡波形供给电压比较器252的RAMP端子以作为比较电压。电压比较器252比较具有斜坡波形的比较电压和经由任何垂直信号线19(Vx)从像素阵列10提供的像素信号电压。
当将参考电压RAMP输入到每一个电压比较器252的输入端子RAMP时，在每行布置的计数器254开始对比较时间计数。与从参考信号产生器27发出的斜坡形电压同步地(时间t10)，通信和定时控制器20将计数时钟CK0输入到计数器254的时钟端子。在第一次计数操作中，计数器254以初始值“0”开始向下计数，即，在负方向上执行计数操作。
电压比较器252比较从参考信号产生器27来的参考电压RAMP和经由垂直信号线19输入的像素信号电压Vx，并且当两个电压变得相等时，将其比较器输出从高电平反转为低电平(时间t12)。更具体地，电压比较器252比较响应于复位分量Vrst的电压信号和参考电压RAMP，从而产生时间轴上的长度对应于复位分量Vrst的幅值的激活低脉冲。然后将该激活低脉冲提供给计数器254。
作为响应，大约在反转比较器输出的同时，计数器254停止计数操作。锁存此刻的计数。这样就完成了A/D转换(时间t12)。相对于时钟计数CK0，对作为电压比较器252的比较操作的结果而获得的在时间轴上具有长度的激活低脉冲信号的宽度进行计数。从而获得响应于复位分量Vrst的计数。
预定的向下计数周期过去的时刻(时间t14)，通信和定时控制器20停止将控制数据提供给电压比较器252，并停止将计数时钟CK0提供给计数器254。以这种方式，电压比较器252停止比较操作。
在第一次读取期间，通过利用电压比较器252检测像素信号电压Vx的复位电平Vrst，来执行计数操作。结果，读取了单元像素3的复位分量ΔV。
复位分量ΔV包含作为偏移而对各个单元像素3不同的噪声。在单元像素3中的变化通常是小的，并且复位电平Vrst通常对所有像素相同。任何垂直信号线19的像素信号电压Vx里的复位分量ΔV的输出值基本上已知。
在复位分量ΔV的第一次读取期间，可以通过调整参考电压RAMP缩短向下计数周期(从时间t10到t14的比较周期)。在该实施例中，用于复位分量ΔV的比较操作的最大长度设定为7位计数周期(128个时钟)。
在第二次读取期间，除复位分量ΔV之外，还读取响应于输入到每一个单元像素3的光量的信号分量Vsig，并且执行与第一次读取相同的处理。通信和定时控制器20将计数器254设定为向上计数模式。当在任何行Hx的单元像素3到垂直信号线19(V0、V1、...)的第二次读取变得稳定时，通信和定时控制器20将用于产生参考电压RAMP的控制数据CN4提供给参考信号产生器27。
作为响应，参考信号产生器27将随时间以斜坡形状改变的斜坡波形供给电压比较器252的RAMP端子以作为比较电压。电压比较器252比较具有斜坡波形的比较电压和经由任何垂直信号线19(Vx)从像素阵列10提供的像素信号电压。
当将参考电压RAMP输入到每一个电压比较器252的输入端子RAMP时，在每行布置的计数器254开始对比较时间计数。与从参考信号产生器27发出的斜坡形电压同步地(时间t20)，通信和定时控制器20将计数时钟CK0输入到计数器254的时钟端子。在第二次计数操作中，计数器254以与第一次读取期间获得的单元像素3的复位分量ΔV对应的计数开始向上计数，即，在正方向上执行计数操作。
电压比较器252比较从参考信号产生器27来的参考电压RAMP和经由垂直信号线19输入的像素信号电压Vx，并且当两个电压变得相等时，将其比较器输出从高电平反转为低电平(时间t22)。更具体地，电压比较器252比较响应于信号分量Vsig的电压信号和参考电压RAMP，从而产生在时间轴上的长度对应于信号分量Vsig的振幅的激活低脉冲。然后将该激活低脉冲提供给计数器254。
作为响应，大约在反转比较器输出的同时，计数器254停止计数操作。锁存此刻计数。这样就完成了A/D转换(时间t22)。相对于时钟计数CK0，对作为电压比较器252的比较操作的结果而获得的在时间轴上具有长度的激活低脉冲信号的宽度进行计数。从而获得响应于信号分量Vsig的计数。
在预定的向上计数周期过去的时刻(时间t24)，通信和定时控制器20停止将控制数据提供给电压比较器252，并停止将计数时钟CK0提供给计数器254。以这种方式，电压比较器252停止比较操作。
在第二次读取期间，通过利用电压比较器252检测像素信号电压Vx里的信号分量Vsig，执行计数操作。结果，读取了单元像素3的信号分量Vsig。
根据本发明的第一实施例，计数器254在第一次读取中执行向下计数操作，而在第二次读取中执行向上计数操作。从而计数器254自动执行等式(1)表示的减法处理，然后存储该计数作为减法结果(第二次比较中的计数)-(第一次比较中的计数) ...(1)如下所示，等式(1)还可以表示为等式(2)，并且因此，计数器254里存储的计数是信号分量Vsig(第二次比较中的计数)-(第一次比较中的计数)＝(信号分量Vsig+复位分量ΔV+列A/D转换器25的偏移分量)-(复位分量ΔVL+列A/D转换器25的偏移分量)＝(信号分量Vsig) ...(2)计数器254的这两次读取操作和减法处理，如在第一次读取中的向下计数操作和在第二次读取中的向上计数操作，去除了包含对各个单元像素3的变化的复位分量ΔV和单独的列A/D转换器25的偏移分量。使用简单的布置，以每单元像素为基准，仅捕获响应于输入光量的信号分量Vsig。复位噪声也被去除了。
第一实施例的列A/D转换器25不仅起到用于将模拟像素信号转换成数字数据的D/A转换器的作用，而且还起到CDS单元的作用。
等式(2)中获得的计数表示像素数据具有正值，并且不需要补充操作。从而，本发明的第一实施例实现了与现有系统的高兼容性。
在第二次读取中，读取响应于入射光量的信号分量Vsig。为了在宽范围内测量入射光量的电平，需要加宽向上计数周期(t20到t24的比较周期)，使得要提供给电压比较器252的斜坡电压很大地改变。
根据第一实施例，用于信号分量Vsig的比较操作的最大长度设定为10位计数周期(1024个时钟)。换言之，复位分量ΔV的比较处理的最大长度设定为短于信号分量Vsig的比较处理，而不是将其设定为等于信号分量Vsig的比较处理。结果，缩短了两个A/D转换操作的总长度。
尽管从第一次比较操作到第二次比较操作的位数不同，但第一次和第二次比较操作的参考电压RAMP的斜率(变化率)设定为彼此相等。通过从通信和定时控制器20将数字数据提供到参考信号产生器27来进行均衡，使得参考信号产生器27基于控制数据产生参考电压RAMP。因为数字化地控制参考电压RAMP的产生，所以容易使第一和第二参考电压RAMP的斜率均衡。A/D转换的精度设定彼此相等，并且正确地获得从等式(1)得到的上下计数器的减法结果。
在第二次计数操作完成后的预定时间(时间t28)，通信和定时控制器20指示水平扫描电路12读取像素数据。作为响应，水平扫描电路12连续地移动要经由控制线12c提供给计数器254的水平选择信号CH(i)。
从列处理器26或容纳像素阵列10的芯片经由输出端子5c连续地输出计数器254中存储的等式(2)中代表的计数，即作为像素数据的n位数字数据。重复相同的操作，从而产生代表二维图像的视频数据D1。
第一实施例的固态图像拾取器件使用其计数模式切换的上下计数器，从而执行两个计数操作。在单元像素3的矩阵布置中，列A/D转换器25由以每条垂直列为基准的列平行A/D电路构成。
直接以每列为基准获得标准分量(复位分量)和信号分量之间的减法操作，作为第二次计数的结果。通过计数器里的锁存器执行存储标准分量和信号分量的计数结果的存储功能。该布置消除了布置用于存储A/D转换数据的专用存储器的需要。
不需要用于确定标准分量和信号分量之差的专用减法器。与传统技术相比，减少了电路的规模和面积。避免了噪声、电流和功耗的增加。
因为列处理器26由电压比较器252和计数器254组成，所以不管位数，而由用于操作计数器254的计数时钟线和控制线来控制计数操作。消除了在传统技术中需要的用于将计数从计数器传输到存储器的信号线。从而避免了噪声和功耗的增加。
更具体地，固态图像拾取器件1包括由电压比较器252和计数器254组成的列A/D转换器25。计数器254在向下计数模式和向上计数模式之间切换，以确定标准分量(第一实施例中为复位分量)和信号分量之间的差数字数据。该布置避免了电路规模、电路面积、功耗、与另一装置的接口布线数量和接口布线带来的噪声和功耗的增加。
图3说明了根据本发明第二实施例的CMOS固态图像拾取器件。第二实施例的固态图像拾取器件1在本发明第一实施例的固态图像拾取器件1中的列A/D转换器25中包括修改。
第二实施例的列A/D转换器25包括n位数据存储器256，布置在计数器254后面一级，用于存储在计数器254中存储的计数结果；以及开关258，布置在计数器254和数据存储器256之间。
在预定的定时由通信和定时控制器20向开关258一同提供存储器传输命令脉冲CN8作为控制脉冲。当接收到存储器传输命令脉冲CN8时，开关258将相应计数器254的计数传输给数据存储器256。数据存储器256存储带来的计数。
在预定定时将计数器254的计数存储到数据存储器256的机构不限于开关258。例如，将计数器254直接连接到数据存储器256，并且由存储器传输命令脉冲CN8控制计数器254的输出使能端子。可替换地，可以用存储器传输命令脉冲CN8作为锁存时钟，以确定数据存储器256的数据捕获定时。
数据存储器256从水平扫描电路12经由控制线12c接收控制脉冲。数据存储器256存储从计数器254获得的计数，直到控制脉冲形式的指示经由控制线12c到来。
在列处理器26中的电压比较器252和计数器254的处理的同时，具有读取和扫描功能的水平扫描电路12读取在每一个数据存储器256中存储的计数，。
根据第二实施例，将计数器254中存储的计数结果传输到数据存储器256。可以独立地控制计数操作(即计数器254的A/D转换)和计数器254到水平信号线18的读取操作。实现了并行地执行信号的A/D转换和读取的流水线操作。
图4是说明第二实施例的固态图像拾取器件1中的列A/D转换器25的操作的定时图。列A/D转换器25的A/D转换处理与第一实施例的相比保持不变，其详细描述在此省略。
根据第二实施例，将数据存储器256增加到第一实施例的布置。第二实施例的基本操作与第一实施例的相同。在计数器254操作前(在时间t30)，响应从通信和定时控制器20来的存储器传输命令脉冲CN8，将在前一行Hx-1处的计数传输到数据存储器256。
根据第一实施例，仅在A/D转换完成之后不可以从列处理器26传输像素数据。根据第二实施例，因为已经在第一次读取处理(A/D转换)前将前面的减法操作的结果传输到数据存储器256，所以没有给读取操作加以限制。
在该布置中，并行地执行从数据存储器256经由水平信号线18以及输出电路28的信号输出操作、当前的Hx行的读取操作和计数器254的计数操作。从而实现了效率高的信号输出。
已经讨论了本发明的实施例。本发明不限于前面讨论的实施例。在不脱离本发明的范围的情况下，可以有多种变化和修改。这些变化和修改落在本不希望前面描述的实施例限制本发明的范围。并非总是需要关于上面提到的实施例所描述的所有元件组合来构成本发明。仅仅上述实施例中的部分元件组合就可足以构成本发明。
在上述实施例中，在每一个垂直列中布置由电压比较器252和计数器254组成的列A/D转换器25以获得数字数据。可替换地，可以对多个垂直列布置单个列A/D转换器25。
在上述实施例中，在像素阵列10的输出侧上的列区域里布置A/D转换器25。可替换地，在另一区域布置单个列A/D转换器25。例如，将模拟像素信号输出到水平信号线18，并且在水平信号线18的下游，将模拟信号转换要传输到输出电路28的数字信号。
在这种情况下，同样，比较用于A/D转换的参考电压和包含标准分量和信号分量的信号，与转换操作并行地以向上计数和向下计数模式之一执行计数操作，并且在比较操作末尾，根据对标准分量和信号分量中的哪一个执行比较操作来切换计数模式。从而获得代表标准分量和信号分量之差的数字数据，作为向下计数和向上计数两种模式的结果。
由在计数器中布置的锁存器来行使用于存储对标准分量和信号分量的计数的存储器功能。不需要用于存储A/D转换数据的专用存储器。单个A/D转换器足够用于所有的垂直列。尽管需要转换器的高速转换性能，但是减少了电路规模。
在上面提到的实施例中，第二计数操作很从第一计数操作中存储的计数开始。如果是与计数时钟CK0同步地输出计数的同步上下计数器，那么在模式切换时不需要专门操作。
如果使用仅由第一触发器的限制频率确定操作限制频率的具有高速的优点的异步上下计数器，那么当切换计数模式时，破坏了该计数。在计数模式切换时刻的计数之后，不能执行通常的计数操作。由于此原因，优选使得第二计数操作能从第一计数操作中存储的计数开始的调整单元。在此不进一步讨论该调整单元。
在上面提到的实施例中，信号分量Vsig按时间顺序在相同像素的像素信号里的复位分量ΔV(标准分量)之后出现。在第一处理中，对复位分量ΔV(标准分量)执行比较操作和向下计数操作，使得后面的单元执行正信号(信号电平越高，其正值越大)。在第二处理中，对信号分量Vsig执行比较操作和向上计数操作。不管标准分量和信号分量出现的顺序如何，将被处理的分量的组合和处理顺序以及计数模式是可选择的。根据处理顺序，在第二处理中获得的数字数据可以为负。在这种情况下，可以执行修正操作。
像素阵列10可能需要读取信号分量Vsig之后的复位分量ΔV，并且后面的单元可能需要处理正信号。在这种情况下，为了实现有效处理，对第一处理中的信号分量Vsig执行比较操作和向下计数操作，并且对第二处理中的复位分量ΔV(标准分量)执行比较操作和向上计数操作。
根据上面提到的实施例，通常以在向上计数模式和向下计数模式之间切换的计数模式使用上下计数器。如果对标准分量和信号分量执行向下计数操作和向上计数操作的组合，那么它是足够的。本发明不限于使用模式可切换的上下计数器。
例如，计数器可以由向下计数电路和向上计数电路组成，向下计数电路用于对标准分量和信号分量之一执行比较操作后的向下计数操作，而向上计数电路用于对标准分量和信号分量中的另一个执行比较操作后的向上计数操作。
在这种情况下，用于执行第二计数操作计数电路是能加载任何初始值的任何一种已知技术。如果在向下计数操作之后执行向上计数操作，那么如图5A中所示在第一处理中操作向下计数器，并且在第二处理中操作向上处理器。
在响应于用于计数模式切换的控制信号CN5的计数模式切换之后的向上计数操作开始前，给向上计数器的加载端子LDu提供用于设定初始值的切换控制信号CNload。以这种方式，在向上计数器中设定向下计数操作中获得的向下计数。
如果在向上计数操作之后执行向下计数操作，那么如图5B中所示在第一处理中操作向上计数器，并且在第二处理中操作向下处理器。
在切换响应于用于计数模式切换的控制信号CN5的计数模式切换之后的向下计数操作开始前，给向下计数器的加载端子LDd提供用于设定初始值的切换控制信号CNload。以这种方式，在向下计数器中设定向上计数操作中获得的向上计数。
在图5A和5B的布置的任何一种中，作为标准分量和信号分量之间的减法操作的结果，直接获得第二计数器的输出。不需要用于确定标准分量和信号分量之差的特别减法器。该布置消除了对非专利文献1中需要的向减法器进行的数据传输的需要。避免了噪声、电流以及功耗的增加。
在由向下计数电路和向上计数电路组成的计数器中，第二计数操作可以从0开始而不是从在第一计数操作中获得的计数开始。在这种情况下，如图5C中所示，需要用于使向上计数电路的输出Qup和向下计数器电路的输出Qdown相加的加法器。因为在每一个A/D转换器中布置该加法器，所以布线长度短。避免了噪声、电流以及功耗的增加。
在图5A-5C的每一个布置中，与在前面的实施例中一样，通信和定时控制器20发出操作命令给向下计数电路和向上计数电路。向下计数电路和向上计数电路都响应于计数时钟CK0操作。
根据上面提到的实施例，单位元件由NMOS构成。可替换地，该单位元件可以由PMOS构成。在该情况下，反转的电压正负关系同样提供相同的优点。
根据上面提到的实施例，通过寻址控制从单个单元像素中读取信号的固态图像拾取器件是用于通过接收光来产生信号电荷的CMOS传感器。不仅通过光而且还通过其它类型的一般电磁波(比如包括红外光、紫外光以及X射线的射线)来产生信号电荷。本发明可适用于包括大量单位元件的半导体器件，每一个单位元件响应电磁波的强度而输出模拟信号。
根据上面提到的实施例，固态图像拾取器件包括具有比较器和计数器的A/D转换器。比较器比较用于A/D转换的参考电压和对应于标准分量和信号分量的每一个信号。计数器与比较操作并行地、以向下操作模式和向上操作模式之一执行计数操作，并且在比较操作完成的时刻存储计数。A/D转换器不限于固态图像拾取器件。A/D转换器适用于对两个信号分量之间的差信号执行A/D转换的任何电子装置。
A/D转换器不仅适用于固态图像拾取器件和电子装置，而且还适用于通常作为单独的器件提供的集成电路和A/D转换模块。
A/D转换器包括比较器和计数器。可替换地，集成电路(IC)可以进一步在其相同的半导体衬底上包括参考信号产生器，用于产生用于A/D转换的参考信号并将给参考信号提供给比较器；以及控制器，用于根据比较器是否已经对标准分量和信号分量执行了比较操作来切换计数器的计数模式。这种IC和单独的芯片可以构造成模块。
模块化结构的使用允许共同集成需要控制比较器和计数器的功能单元。从而容易进行模块处理和管理。因为在IC或模块中以整体(unitary body)来组合A/D转换所需的元件，所以固态图像拾取器件和其它电子装置的制造是容易的。
权利要求
1.一种模拟数字转换方法，将包含标准分量和信号分量的将被处理的模拟信号的标准分量和信号分量之间的差信号分量转换成数字数据，该方法包括第一步和在第一步后执行的第二步，其中第一步包括比较对应于标准分量和信号分量之一的信号与用于产生数字数据的参考信号，以向下计数模式和向上计数模式之一与信号比较操作并行地执行计数操作，然后在比较操作完成的时刻存储所得计数，并且其中第二步包括比较标准分量和信号分量中的另一个与参考信号，以向下计数模式和向上计数模式中的另一个与信号比较操作并行地执行计数操作，然后在比较操作完成的时刻存储所得计数。
2.根据权利要求1的方法，其中以切换其操作模式的方式，共同使用上下计数器来以向上计数模式和向下计数模式执行计数操作。
3.根据权利要求1的方法，其中第二步中的计数操作从第一步中存储的计数开始。
4.根据权利要求1的方法，其中对标准分量执行第一步中的比较操作和计数操作，并且其中对信号分量执行第二步中的比较操作和计数操作。
5.根据权利要求1的方法，其中以向下计数模式对标准分量执行第一步和第二步之一，并且其中以向上计数模式对信号分量执行第一步和第二步中的另一个。
6.根据权利要求1的方法，其中对于标准分量的比较操作的最大周期短于对于信号分量的比较操作的最大周期。
7.根据权利要求1的方法，其中将信号分量的变化特性设定为对第一步和第二步都相等。
8.根据权利要求1的方法，其中在另一个数据存储器中存储在第二步中存储的与第一步和第二步的前一周期中处理的一个信号有关的计数，并且其中当对当前周期中将被处理的另一个信号执行第一步和第二步时，并行地从所述另一个数据存储器读取计数。
9.根据权利要求1的方法，其中将被处理的信号包含由用于检测物理量的分布的半导体器件中的单位信号产生器产生并沿列方向输出的模拟单位信号，其中该半导体器件包括单位元件矩阵，每一个单位元件包括用于产生对应于输入电磁波的电荷的电荷产生器；以及单位信号产生器，用于产生对应于电荷产生器产生的电荷的模拟单位信号。
10.根据权利要求9的方法，其中以每行为基准捕获由单位信号产生器产生并沿列方向输出的模拟单位信号，并且其中以每行为基准为每一个单位元件执行第一步和第二步。
11.根据权利要求9的方法，其中标准分量包括复位分量，所述复位分量包含单位信号的噪声。
12.一种用于模拟数字转换的转换器，将包含标准分量和信号分量的将被处理的模拟信号的标准分量和信号分量之间的差信号分量转换成数字数据，该转换器包括比较器，用于比较对应于标准分量和信号分量中的每一个的信号与用于产生数字数据的参考信号；以及计数器，用于以向下计数模式和向上计数模式之一与比较器执行的比较操作并行地执行计数操作，并用于在比较操作完成的时刻存储所得计数。
13.根据权利要求12的转换器，还包括参考信号产生器，用于产生用于产生数字信号的参考信号，并将参考信号提供给比较器。
14.根据权利要求12的转换器，还包括控制器，用于根据比较器是对标准分量还是对信号分量执行比较操作来切换计数器的计数模式。
15.根据权利要求12的转换器，其中计数器由在向上计数模式和向下计数模式之间可切换地执行计数操作的共用计数电路组成。
16.根据权利要求14的转换器，其中控制器使计数器从第一步中存储的计数开始第二步中的计数操作。
17.根据权利要求14的转换器，其中控制器执行控制处理，以在第一步中对标准分量执行比较操作和计数操作，而在第二步中对信号分量执行比较操作和计数处理。
18.根据权利要求14的转换器，其中控制器切换计数器的计数操作，使得如果比较器对标准分量执行比较操作，那么计数器以向下计数模式执行计数操作；如果比较器对信号分量执行比较操作，那么计数器以向上计数模式执行计数操作。
19.根据权利要求13的转换器，其中参考信号产生器使参考信号从第一步到第二步的变化特性均衡。
20.根据权利要求12的转换器，还包括数据存储器，用于存储在计数器中存储的与第一步中处理的信号有关的计数；扫描单元，用于与第二步中对将被处理的信号执行的比较器的比较操作和计数器的计数操作并行地，从数据存储器中读取计数。
21.一种半导体器件，用于检测物理量的分布，包括单位元件矩阵，每一个单位元件包括用于产生对应于输入电磁波的电荷的电荷产生器和用于产生包含标准分量和信号分量的模拟单位信号的单位信号产生器，该半导体器件包括比较器，用于比较用于产生信号分量的数字数据的参考信号和对应于标准分量和信号分量的信号中的每一个；以及计数器，用于以向下计数模式和向上计数模式之一与比较器的比较操作并行地执行计数操作，并在比较器完成比较操作的时刻存储该时刻的计数。
22.根据权利要求21的半导体器件，还包括参考信号产生器，用于产生用于产生数字信号的参考信号，并将参考信号提供给比较器。
23.根据权利要求21的半导体器件，还包括控制器，用于根据比较器是对标准分量还是对信号分量执行比较操作来切换计数器的计数模式。
24.根据权利要求21的半导体器件，还包括沿单位元件的列方向和行方向布置的多个模拟数字转换器，其中每一个模拟数字转换器包括比较器和计数器。
25.根据权利要求21的半导体器件，其中比较器以每行为基准捕获由单位信号产生器产生并沿列方向输出的模拟单位信号，并且其中比较器和计数器以每行为基准为每一个单位元件执行各自的处理。
26.根据权利要求21的半导体器件，其中比较器捕获包含单位信号的噪声的复位分量作为标准分量。
27.根据权利要求21的半导体器件，其中电荷产生器包括光电转换元件，该光电转换元件接收光作为电磁波，并产生响应于所接收的光的电荷。
28.根据权利要求21的半导体器件，其中单位信号产生器包括用于放大的半导体元件。
29.一种电子装置包括参考信号产生器，用于产生参考信号，所述参考信号用于将包含标准分量和信号分量的模拟信号的标准分量和信号分量之间的差信号分量转换成数字数据；比较器，用于比较由参考信号产生器产生的参考信号和对应于标准分量和信号分量的信号中的每一个；计数器，用于以向下计数模式和向上计数模式之一与比较器的比较操作并行地执行计数操作，并在比较器完成比较操作的时刻存储计数；以及控制器，用于根据比较器是对标准分量还是对信号分量执行比较操作来在向上计数模式和向下计数模式之间切换计数器的计数模式。
全文摘要
为每一条垂直信号线布置具有电压比较器和计数器的列模拟数字转换器。电压比较器比较经由垂直信号线在每个行控制信号线处输入的像素信号与参考电压，从而产生时间轴上的长度对应于复位分量和信号分量振幅的脉冲信号。计数器对时钟计数以测量脉冲信号的宽度，直到比较器的比较操作结束，并存储在比较结束时的计数。通信和定时控制器控制电压比较器和计数器使得在第一处理中，电压比较器对复位分量执行比较操作，而计数器执行向下计数操作；在第二处理中，电压比较器对信号分量执行比较操作，而计数器执行向上计数操作。
文档编号H04N5/378GK1681211SQ20051007416
公开日2005年10月12日 申请日期2005年2月23日 优先权日2004年2月23日
发明者村松良德, 福岛范之, 新田嘉一, 安井幸弘 申请人:索尼株式会社