专利名称：具有垂直结合薄膜光二极管的影像传感器的制作方法
技术领域：
本实用新型是有关于一种影像传感器，特别是有关于一种具有垂直结合薄膜光二极管的影像传感器。
背景技术：
目前应用在如数字相机的固态影像传感器有许多形式。电荷耦合组件(charge coupled device，CCD)影像传感器与互补式金氧半(CMOS)影像传感器均为二维像素数组，其每一像素包含一可将光影像转换为电子信号的光感测装置，当光子撞击数组的光活化区域时，即产生一与入射光辐射强度成线性比例的自由电荷量，收集产生电荷的光子并传输至制程的输出电路。一般来说，像素是以行与列的形式形成数组。
以一单一制程电路统合影像传感器的方法已成为缩小化与简单化影像系统重要的一环，因此，若能成功整合影像传感器以及逻辑与数字信号制程电路，势必使电子影像系统变得更便宜、简便且具有低的电力消耗功能。
传统的CMOS影像传感器是将光二极管与像素电极作横向结合。在横向结合的CMOS影像传感器中，光二极管与像素电极是一先一后制作在硅衬底上，如此将使横向结合的光二极管与像素电极需要额外的横向面积以容纳所述多个组件，明显降低了面积填入因子与装置分辨率。此外，若同时进行CMOS晶体管与光二极管的制程，很难达到最适化，例如，当设计一高速CMOS电路时，我们要求使用低平板电阻的浅接合，然这些接合恰与光二极管的使用完全不一致，另若欲增加传感器的额外功能，须利用如增加像素尺寸以维持传感器敏感度或减少光二极管占用面积以维持像素尺寸的作法，然若利用增加像素尺寸来维持敏感度，则传感器的分辨率将下降，而若期待以减少光二极管占用面积来维持像素尺寸，势必大幅降低传感器的敏感度。
在横向结合的CMOS影像传感器中，当像素尺寸缩小以及增加多层金属层以提高电路密度时，影像传感器的光敏感度会因为光线散射、低填入因子(光侦测器面积与像素面积的比)以及破坏性差异(不同折射率、n值与使用在ILD/IMD的不同介电膜)而下降。
近来，垂直结合的薄膜光二极管已被用来提升传感器的光敏感度。
美国专利第6,288,435号是讨论金属导线(与数据线接触者)露出内部非晶硅层，造成垂直漏电流的情形，以及教导利用较宽的N型非晶硅层封合金属导线或利用掺杂多晶硅的背后接触以降低垂直漏电流的方法。然而，前者封合金属导线的技术，须增加额外掩模来制作此较宽的N型非晶硅层，而后者的作法，则会增加PIN组件与数据线之间的电阻。此外，当像素尺寸缩小时，一种多层金属层的内联机结构是必要的，以便整合各种组件、电路于一芯片上。
美国专利第6,018,187号是揭露连接一偏压电路与一接触PIN光二极管的透明导电层的导线不是一种可靠的连接结构，遂教导一种具有位于像素传感器与衬底之间的可靠性内联机结构的PIN二极管主动像素传感器，其透明导电层是藉由一导电插栓以及一连接垫与衬底产生电性连接。另内层金属层亦可随意形成于每一像素电极与导电插栓之间以降低电阻获得较佳的电流收集率。然而，若利用形成内层金属层来降低PIN组件与内联机之间的电阻，则必须增加额外的制程步骤。
因此，本实用新型是有关于垂直结合光二极管与CMOS电路的整合，以期具有掩模数量少与低制作成本的优点。
发明内容
本实用新型是提供一具有垂直结合薄膜光二极管的影像显示器，其中连接透明导线与底垫的连接开口是与光二极管开口同时形成。
本实用新型亦提供一具有一PIN薄膜光二极管的影像显示器，其中该PIN薄膜光二极管是由一自我对准以及一镶嵌制程制作。
本实用新型亦提供一于薄膜光二极管与像素电极之间具有低电阻的影像传感器，以在不须额外步骤的情形下，得到较佳电流收集率。
本实用新型亦提供一于不须额外步骤情形下具有低垂直漏电流的影像传感器。
本实用新型提供的影像传感器是包括一包埋于一介电层中的薄膜光二极管的下掺杂层，其中该下掺杂层的下表面是完全接触于与其相对应的像素电极。PIN光二极管的下掺杂层是由一自我对准与一镶嵌制程制作，遂薄膜光二极管下方的像素电极不会露出I型非晶硅层。此外，透明电极是连接PIN光二极管与一通过一底垫的外部底电压，而该底垫为一上金属层的一部分。
因此，提供一具有垂直结合薄膜光二极管的影像传感器。包括一衬底；一内联机结构，邻近该衬底，其中该内联机结构是包括一上金属层，该上金属层包含多个薄膜光二极管的第一金属垫以及一作为底垫的第二金属垫；一介电层，具有多个设置于该内联机结构上的第一开口与一第二开口；多个下掺杂层，具有一第一导电型，分别设置于所述多个第一开口中，其中每一下掺杂层接触相对应的第一金属垫且无延伸超过该相对应第一金属垫的表面；一I型层，设置于至少一下掺杂层与该介电层上；一上掺杂层，具有一第二导电型，设置于该I型层上；以及一透明电极，设置于该上掺杂层上并通过该介电层中的该第二开口接触该第二金属垫。
本实用新型亦提供另一影像传感器结构。包括一用以设置影像传感器的衬底，具有一底垫区、一像素数组区以及一ASIC电路区；一内联机结构，邻近该衬底，其中该内联机结构是包括上金属层，该上金属层包含多个位于像素数组区中的像素电极、一位于底垫区中的底垫以及一位于ASIC电路区中的电路垫；一介电层，具有多个设置于该内联机结构上的第一开口与一第二开口，其中每一第一开口的底部为相对应像素电极的表面；多个下掺杂层，具有一第一导电型，分别设置于所述多个第一开口中，其中每一下掺杂层接触相对应的像素电极；一I型层，设置于至少一下掺杂层与该介电层上；一上掺杂层，具有一第二导电型，设置于该I型层上；以及一光穿透电极，设置于该上掺杂层上并通过该介电层中的该第二开口接触该第二金属垫。
根据上述的影像传感器，薄膜光二极管为PIN光二极管，且该第一导电型与该第二导电型是分别为N型与P型或两者互换。
形成接触上金属层的下掺杂层是由自我对准与镶嵌制程制作。覆盖介电层于上金属层并在介电层中形成开口之后，全面性地形成一掺杂该第一导电型的掺杂层于该介电层上并填入该第一与第二开口；之后，覆盖一有机涂布材料于该掺杂该第一导电型的掺杂层上并形成一平坦化表面；移除该有机涂布材料与该掺杂该第一导电型的掺杂层至露出该介电层的上表面为止，其中该介电层与该有机涂布材料以及填入该第一与第二开口中的该掺杂该第一导电型的掺杂层的上表面共同形成一平坦化表面；待定义与形成每一像素的下掺杂层后，移除残余的该有机涂布材料。
图1A是显示提供一具有一内联机结构的衬底，且内联机结构上形成有一上金属层。
图1B是显示形成一介电层于内联机结构与上金属层上且在介电层中形成多个开口并露出上金属层部分表面。
图1C是显示全面性地形成一N型掺杂的非晶硅层于介电层上与开口的侧壁及底部并与上金属层接触。
图1D是显示回蚀刻有机涂布材料与N型掺杂非晶硅层至露出介电层上表面为止。
图1E是显示图案化I型非晶硅层与P型掺杂非晶硅层以定义像素数组区II，而在定义I型非晶硅层与P型掺杂非晶硅层后，即移除像素数组区II外部分全面性沉积的N型掺杂非晶硅层，遂露出底垫区I中的开口。
图1F是显示沉积一透明导电层于P型掺杂非晶硅层与介电层上并填入底垫区I的开口。
图1G是显示覆盖一氧化层与氮化层堆栈的钝态保护层于透明导电层与介电层上。
图1H是显示覆盖一氧化层与氮化层堆栈的钝态保护层于透明导电层与介电层上。
符号说明10～衬底；12～内联机结构；14～上金属层；14a～像素电极；14b～底垫；14c～ASIC垫；16～介电层；18、36～开口；20～非晶硅层；22～有机涂布材料；24～I型非晶硅层；26～P型掺杂非晶硅层；28～铟锡氧化层；30～氧化层；32～氮化层；34～钝态保护层；I～底垫区；II～像素数组区；III～ASIC区。
具体实施方式
为让本实用新型的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下实施例图1A～1H图为形成一具有垂直接合PIN薄膜光二极管的影像传感器的剖面示意图。图中的区域I为底垫区、区域II为像素数组区，而区域III为特定应用集成电路区(Application Specific Integrated Circuit，ASIC)。
如图1A所示，提供一具有一内联机结构12的衬底10，且内联机结构12上形成有一上金属层14。形成内联机结构12的方法为制作集成电路的习知技艺，遂不在此赘述。上金属层14可为铜铝合金，其具有包括如像素电极14a、底垫14b与ASIC垫14c等组件。
如图1B所示，形成一介电层16于内联机结构12与上金属层14上且在介电层16中形成多个开口18并露出上金属层14部分表面。上金属层14上表面至介电层16上表面之间的介电层厚度大体为1000～10000埃。在像素数组区II中的每一开口18是定义为每一PIN组件与其相对应像素电极14a的接触区，像素数组区II中每一开口18的尺寸较佳为0.5微米×0.5微米～20微米×20微米。而底垫区I中的每一开口18是定义为未来形成的透明导电层与底垫14b的接触区。
如图1C所示，藉由例如PECVD全面性地形成一N型掺杂的非晶硅层20于介电层16上与开口18的侧壁及底部并与上金属层14接触。N型掺杂非晶硅层20的厚度大体为100～1000埃。覆盖一有机涂布材料22于N型掺杂的非晶硅层20上并形成一平坦的上表面。有机涂布材料22的厚度大体为500～8000埃，有机涂布材料22可为聚合物、光阻或例如为聚乙醯胺的树脂。
如图1D所示，回蚀刻有机涂布材料22与N型掺杂非晶硅层20至露出介电层16上表面为止。此处是以干蚀刻或离子轰击回蚀刻有机涂布材料22，其中干蚀刻的蚀刻气体可为氯气或氧气，而离子轰击的压力为5～500毫托，功率为25～250毫瓦。此时，开口18是被全面性沉积的N型掺杂非晶硅层20与有机涂布材料22填满，且介电层16、N型掺杂非晶硅层20与有机涂布材料22形成一平坦化的共同平面。在像素数组区II中的每一PIN组件，其N型掺杂非晶硅层20是藉由各像素予以定义。
如图1E所示，藉由例如湿蚀刻移除有机涂布材料22以露出全面性沉积的N型掺杂非晶硅层20。沉积一厚度为5000～30000埃的I型非晶硅层24于全面性沉积的N型掺杂非晶硅层20与介电层16上。沉积一厚度为100～1000埃的P型掺杂非晶硅层26于I型非晶硅层24上。
如图1F所示，图案化I型非晶硅层24与P型掺杂非晶硅层26以定义像素数组区II，而在定义I型非晶硅层24与P型掺杂非晶硅层26后，即移除像素数组区II外部分全面性沉积的N型掺杂非晶硅层20，遂露出底垫区I中的开口18。
如图1G所示，沉积一例如为铟锡氧化层28的透明导电层于P型掺杂非晶硅层26与介电层上并填入底垫区I的开口18。铟锡氧化层28的厚度大体为500～8000埃。续图案化铟锡氧化层28以形成一底垫区I中穿过开口18与底垫14b接触的电极。
如图1H所示，覆盖一例如为氧化层30与氮化层32堆栈的钝态保护层34于铟锡氧化层28与介电层16上。在钝态保护层34与介电层16中形成一连接开口36以露出底垫区I与ASIC区III中上金属层14的表面，即是底垫14b与ASIC垫14c。
本实施例的薄膜光二极管为N型掺杂非晶硅层20、I型非晶硅层24与P型掺杂非晶硅层26所构成的堆栈层，结构相反的堆栈例如20为P型掺杂非晶硅层、24为I型非晶硅层以及26为N型掺杂非晶硅层，亦为可实施性。
本实施例薄膜光二极管的制作是透过一自我对准的制程，遂可与像素电极精准接触且每一薄膜光二极管与相对应像素电极14a的接触区并没有超出对应像素电极的上表面。因此，薄膜光二极管与像素电极之间的电阻会降低，使在不须额外层别或制程的情形下，得到较佳电流收集率。
透光的透明导电电极可在不须额外掩模的情形下，直接通过薄膜光二极管自我对准制程形成的该口与底垫接触。
由于PIN组件下的掺杂非晶硅层是由自我对准与镶嵌制程所形成，亦即薄膜光二极管是形成于覆盖介电层于上金属层并在介电层中形成开口之后，遂每一薄膜光二极管下方的像素电极并不会露出I型非晶硅层，而大幅降低垂直漏电流。
在此，再对本实用新型提供的一具有垂直结合薄膜光二极管的影像传感器结构作一说明。包括一衬底10；一内联机结构12，邻近衬底10，其中内联机结构12是包括一上金属层14，上金属层14包含多个薄膜光二极管的第一金属垫14a以及一作为底垫的第二金属垫14b；一介电层16，具有多个设置于内联机结构12上的第一开口18与一第二开口36；多个下掺杂层20，具有一第一导电型，分别设置于第一开口18中，其中每一下掺杂层20接触相对应的第一金属垫14a且无延伸超过该相对应第一金属垫14a的表面；一I型层24，设置于至少一下掺杂层20与介电层16上；一上掺杂层26，具有一第二导电型，设置于该I型层24上；以及一透明电极28，设置于该上掺杂层26上并通过介电层16中的第二开口36接触第二金属垫14b。
虽然本实用新型已以较佳实施例揭露如上，然其并非用以限定本实用新型，任何熟习此项技艺者，在不脱离本实用新型的精神和范围内，当可作更动与润饰，因此本实用新型的保护范围当视后附的申请专利范围所界定者为准。
权利要求1.一种具有垂直结合薄膜光二极管的影像传感器，其特征在于，包括一衬底；一内联机结构，邻近该衬底，其中该内联机结构是包括一上金属层，该上金属层包含多个薄膜光二极管的第一金属垫以及一作为底垫的第二金属垫；一介电层，具有多个设置于该内联机结构上的第一开口与一第二开口；多个下掺杂层，具有一第一导电型，分别设置于所述多个第一开口中，其中每一下掺杂层接触相对应的第一金属垫且无延伸超过该相对应第一金属垫的表面；一I型层，设置于至少一下掺杂层与该介电层上；一上掺杂层，具有一第二导电型，设置于该I型层上；以及一透明电极，设置于该上掺杂层上并通过该介电层中的该第二开口接触该第二金属垫。
2.根据权利要求1所述的具有垂直结合薄膜光二极管的影像传感器，其特征在于，该薄膜光二极管为P IN光二极管。
3.根据权利要求1所述的具有垂直结合薄膜光二极管的影像传感器，其特征在于，更包括一钝态保护层，覆盖该透明电极与该介电层。
4.根据权利要求3所述的具有垂直结合薄膜光二极管的影像传感器，其特征在于，更包括一连接开口，通过该钝态保护层与该介电层至该第二金属垫。
5.根据权利要求1所述的具有垂直结合薄膜光二极管的影像传感器，其特征在于，每一第一开口的尺寸介于0.5微米×0.5微米～20微米×20微米。
6.根据权利要求1所述的具有垂直结合薄膜光二极管的影像传感器，其特征在于，每一下掺杂层是全面性地沉积于相对应的第一开口中。
7.一种具有垂直结合薄膜光二极管的影像传感器，其特征在于，包括一衬底，具有一底垫区、一像素数组区以及一ASIC电路区；一内联机结构，邻近该衬底，其中该内联机结构是包括上金属层，该上金属层包含多个位于像素数组区中的像素电极、一位于底垫区中的底垫以及一位于ASIC电路区中的电路垫；一介电层，具有多个设置于该内联机结构上的第一开口与一第二开口，其中每一第一开口的底部为相对应像素电极的表面；多个下掺杂层，具有一第一导电型，分别设置于所述多个第一开口中，其中每一下掺杂层接触相对应的像素电极；一I型层，设置于至少一下掺杂层与该介电层上；一上掺杂层，具有一第二导电型，设置于该I型层上；以及一光穿透电极，设置于该上掺杂层上并通过该介电层中的该第二开口接触该第二金属垫。
8.根据权利要求7所述的具有垂直结合薄膜光二极管的影像传感器，其特征在于，该薄膜光二极管为PIN光二极管。
9.根据权利要求7所述的具有垂直结合薄膜光二极管的影像传感器，其特征在于，更包括一钝态保护层，覆盖该透明电极与该介电层。
10.根据权利要求9所述的具有垂直结合薄膜光二极管的影像传感器，其特征在于，更包括一第一连接开口，通过该钝态保护层与该介电层至该底垫，以及一第二连接开口，通过该钝态保护层与该介电层至该电路垫。
11.根据权利要求7所述的具有垂直结合薄膜光二极管的影像传感器，其特征在于，每一第一开口的尺寸介于0.5微米×0.5微米～20微米×20微米。
12.根据权利要求7所述的具有垂直结合薄膜光二极管的影像传感器，其特征在于，每一下掺杂层是全面性地沉积于相对应的第一开口中。
专利摘要一种具有垂直结合薄膜光二极管的影像传感器。包括一包埋于一介电层中的薄膜光二极管的下掺杂层，其中该下掺杂层的下表面是完全接触于与其相对应的像素电极。PIN光二极管的下掺杂层是由一自我对准与一镶嵌制程制作，遂薄膜光二极管下方的像素电极不会露出I型非晶硅层。此外，透明电极是连接PIN光二极管与一通过一底垫的外部底电压，而该底垫为一上金属层的一部分。
文档编号H04N5/335GK2786789SQ20052000151
公开日2006年6月7日 申请日期2005年1月25日 优先权日2004年2月18日
发明者杨敦年, 伍寿国, 钱河清 申请人:台湾积体电路制造股份有限公司