专利名称：用于存储图像数据的存储装置和存储图像数据的方法
技术领域：
本发明涉及用于图像数据存储装置的存储器存取方法，所述图像数据 存储装置中的每一个都包括多个存储器装置，更具体地说，涉及通过划分 图像数据，将图像数据(例如一帧图像数据)存储在多个诸如动态随机存 取存储器装置之类的存储器装置中的图像数据存储装置及图像数据存储方 10 法。
背景技术：
MPEG (运动图像专家组)方法是对运动图像进行编码的广泛应用的 方法。当使用MPEG方法将诸如一帧的图像数据之类的图像数据存储在运15动图像编码装置中的DRAM (动态随机存取存储器)装置中时，可以将图 像数据以SD (标准清晰度)分辨率存储在一个DRAM装置中，所述SD 分辨率是用于电视的标准分辨率。然而，当希望以HD (高清晰度)分辨 率存储图像数据时，因为考虑到容量和传输速率，仅通过使用一个DRAM 装置来写图像数据和读图像数据是很困难的，所以经常需要多个DRAM20装置，所述HD分辨率是比SD分辨率更高的分辨率。图1和图2示出了用在诸如上述装置之类的运动图像编码装置中的图 像数据存储方法的传统示例。在图1中，图像数据存储装置包括用于处理 图像的逻辑LSI电路100和两个DRAM装置101禾n 102。逻辑LSI电路 100包括图像处理单元105和存储器装置控制器106。25 如图1所示，每一个都是一帧的图像数据1至3被存储在DRAM装置101中，图像数据4至6被存储在DRAM装置102中。因此，可以以简单 的方式进行用于存取存储器装置的地址计算。作为地址计算的示例，当图 像处理单元105向存储器装置控制器106作出图像数据4的传输请求时， 状态变为仅DRAM装置102可以传输数据并且DRAM装置101等待的状
态；因此，数据传输速率的确定取决于DRAM装置102的传输速率。图2示出了在图像处理单元105向存储器装置控制器106作出图像数据4和图像数据6的传输请求时所引起的问题。即使让DRAM 101进入等待状态是可接受的，DRAM装置102也无法在存取图像数据4期间存取图 5
像数据6。在由ITU-T (国际电信联盟一 电信标准化部门)标准化的H.264方法中，经常出现如下情况在图像处理中必须存取许多帧，当将被存取的帧被存储在一个DRAM装置中时，数据传输占用很长的时间。这可能是引起系统性能下降的问题。作为用于如上所述的图像处理的存取存储器的传统技术，
专利文献1 10
公开了一种图像处理系统，其中设置了两个图像存储器装置，这两个图像存储器装置中的每一个都具有多个存储体(bank)，每个存储体都具有允许存储一帧数据的容量，当数据被从一个图像存储器装置读取时，数据被写入到另一存储器装置，反之亦然，以实现高速处理。专利文献2公开了一种图像存储器电路，其中每个DRAM装置具有 15两个单元，包括多个存储体，并且对DRAM装置的写入被控制以使得首先写图像数据的奇数行(line)，接着写图像数据的偶数行，以加速数据存取。专利文献3公开了一种显示处理装置，该显示处理装置与存储器列 (row)地址的切换相对应地将一帧图像数据存储在两个不同存储体中， 20并且交替地从这两个存储体中读数据，从而实现在从具有不连续地址的区 域读数据的情况下存取时间的减少。专利文献4公开了一种DRAM存取方法，该方法通过以光栅的顺序 输入二维图像，并通过在切换存储体0和1时将图像存储在DRAM中，可 以提高存取效率。25 然而，即使通过使用在专利文献1至4中所公开的上述传统技术，也不能解决具有多个存储器装置的图像数据存储装置中的这样问题存取被集中在一个存储器装置上，并且因此数据传输占用很长的时间，使得不能 在短时间内传输大量数据。
专利文献1日本专利No. 3001763 "图像处理系统"(Image processing system) 专利文献25 日本专利No. 3288327 "图像存储器电路"(Image memory circuit)专利文献3日本专利申请公布No. 2002-229551 "显示处理装置"(Display processing device)10专利文献4日本专利申请公布No. 2005-236946 "DRAM存取方法"(DRAM accessing method)15 发明内容本发明的一个目的在于通过降低在一个存储器装置上的存取集中引起 延长的传输时间的可能性，并且通过使其可以在短时间内传输大量数据， 改善在具有多个存储器装置的图像数据存储装置中的图像数据处理性能。 根据本发明的图像数据存储装置包括数据划分单元、存储器装置控制 20 单元和多个存储器装置，所述数据划分单元用于将图像数据划分为与多个 存储器装置相对应的常数个连续行的单元，所述存储器装置控制单元用于 将被划分为常数个连续行的单元的数据顺序地存储在多个存储器装置中。根据本发明，当在一帧中存取一矩形区域中的图像数据时，可以同时 存取多个存储器装置，并且可以在短时间内传输大量数据。因此，即使当 25将要存取多帧时，也可以减少数据传输所需要的时间，从而可以改善图像 处理性能。
图1示出了存储图像数据的方法的传统示例； 图2示出了存取图像数据的方法的传统示例；图3是根据本发明的图像数据存储装置的原理结构框图；图4示出了根据第一实施例的将数据存储在图像数据存储装置中的方法；5 图5是图4所示的逻辑LSI电路的详细结构框图；图6示出了根据第一实施例的存取矩形区域中的图像数据的方法； 图7示出了根据第二实施例的将数据存储在图像数据存储装置中的方 法；以及图8示出了根据第三实施例的将数据存储在DRAM装置中的方法。10具体实施方式
图3是根据本发明的用于存储图像数据(例如一帧图像数据)的图像 数据存储装置的原理结构框图。存储装置1包括多个存储器装置2a、 2b……，数据划分单元3和存储器装置控制单元4。15 数据划分单元3将图像数据(例如一帧图像数据)划分为与多个存储器装置2a、 2b……相对应的由某一常数个连续行构成的单元。存储器装置 控制单元4将被划分为常数个连续行的单元的数据顺序地存储在存储器装 置2a、 2b 中。根据本发明的图像数据存取装置与图3所示的装置具有相同的结构。20 数据划分单元3将诸如一帧图像数据之类的图像数据划分为象素列的单 元，每个象素列都包括常数个象素。存储器装置控制单元4将被划分为每 个都包括常数个象素的象素列的单元的数据顺序地存储在存储器装置2a和 2b中。作为存储图像数据的方法，本发明使用这样一种方法其中图像数据25 被划分为与多个存储器装置相对应的常数个连续行的单元，并且被划分为常数个连续行的单元的数据被顺序地存储在多个存储器装置中。作为存储图像数据的另一方法，本发明使用这样一种方法其中图像 数据被划分为每个都包括常数个象素的象素列的单元，并且被划分为每个 都包括常数个象素的象素列的单元的数据被顺序地存储在多个存储器装置 中。如上所述，在本发明中，诸如一帧数据的数据被划分为常数个连续行 的单元，并且被划分的数据被顺序地存储在多个(例如两个)存储器装置 中。5 首先，将参考图4至图6说明本发明的第一实施例。图4示出了根据第一实施例的将数据存储在图像数据存储装置中的方法。与图1和图2中 的传统示例类似，图4所示的图像数据存储装置包括用于处理图像的逻辑 LSI电路10和两个DRAM装置11和12。逻辑LSI电路10包括图像处理 单元15和存储器装置控制器16和17，存储器装置控制器16和17用于控10制两个DRAM装置11和12。在图4中，诸如图像数据1之类的一帧图像数据被划分为常数"T1"个连续行的数据。在本示例中，图像数据被划分为四行的数据，即"0" 至"n-l"的行、"n"至"2n-l"的行、"2n"至"3n-l"的行和"3n" 至"4n-l"的行。被划分的数据被顺序地存储在两个DRAM装置11和12 15中。分别是一帧的图像数据2和图像数据3也以类似的方式被划分并被存 储在DRAM装置11和12中。行数"n"可以被任意地设定，可以将一帧 数据划分为三组或更多组，并可以将它们存储在三个或更多个DRAM装 置中。图5是图4所示的用于图像处理的逻辑LSI电路10的详细结构框图。 20在图5中，除了两个存储器装置控制器16和17之外的所有单元与图4所 示的图像处理单元15相对应。在图5中，数据划分电路20接收图像数据以及同步信号和位置信 息。数据划分电路20根据存储在划分单元设定寄存器21中的信息划分诸 如一帧图像数据之类的图像数据，并将划分后的数据供应给两个写电路22 25禾B 23，所述信息例如是连续行的常数，即例如图4中的行数"n"的值。 写电路22和23通过使用由写地址产生单元26和27所产生的写地址分别 将数据写入内部存储器装置24和25，内部存储器装置24和25例如可以是工作存储器装置。用于将数据存储在图4所示的DRAM装置11和12中的读电路28和 29在累积了要写入的特定量的数据(即要传输的数据)时，根据由读地址产生电路30和31所产生的读地址，从内部存储器装置24和25读数据。 随后，读电路28和29将数据供应给存储器装置控制器16和17，并且数 据被存储在两个DRAM装置ll和12中。应该注意的是，本发明权利要求5 1中的数据划分单元对应图5所示的数据划分电路20和划分单元设定寄存 器21，并且存储器装置控制单元不仅包括存储器装置控制器16和17，还 包括写电路22和读地址产生电路31。图6示出了在第一实施例中当在一帧中传输矩形区域的图像数据时的 存储器存取方法。当在图6中假设包括在一帧的图像数据1中的矩形区域10 A的数据被存取，并且该数据被划分和被存储在两个DRAM装置11和12 中时，响应于从图像处理单元15到两个存储器装置控制器16和17的对图 像数据1中区域A的数据传输请求，计算所传输的数据被存储在两个 DRAM装置中的位置，并且在两个DRAM装置工作的同时执行数据传 输。利用这种配置，可以在短时间内传输大量数据。而且，在第一实施例15中，即使当多帧的图像数据被存取时， 一个DRAM装置上的存取集中引 起延长的传输时间的可能性也被减小，并且可以使数据传输速率恒定。[大l 此，可以改善各种类型的图像处理。在该第一实施例中，用于数据划分的连续行的常数"n"越小，越容 易使数据传输速率恒定。然而，在用于图像数据处理的交错(interlace)20 方法中，在"n=l"时经常很难使存取频率固定，这是因为是通过将数据 划分为奇数行和偶数行(即划分为顶部域和底部域)而存取数据的。图7示出了第二实施例中将数据存储在图像数据存储装置中的方法。 在该第二实施例中，图像数据(例如一帧图像数据)被划分为象素列的单 元，每个象素列都包括常数个象素，即被划分为在水平方向上每个象素列25所包括的"m"个象素的单元，并且划分后的数据被存储在多个存储器装 置中。作为该方法的示例，图像数据1中的包括象素"0"至"m-l"的象 素列、包括象素"2m"至"3m-l"的象素列和包括象素"4m"至"5m-1"的象素列被存储在DRAM装置11中，包括象素"m"至"2m-l"的象 素列、包括象素"3m"至"4m-l"的象素列和包括象素"5m"至"6m- 1"的象素列被存储在DRAM装置12中。第二实施例中用于图像处理的逻辑LSI电路IO具有基本上与图5所示 的结构相同的结构。不同之处在于每列都包括常数个象素(即包括在水平 方向上的每个象素列中的"m"个象素)的象素列的数目被存储在划分单5 元设定寄存器21中。图8示出了根据第三实施例的数据存储方法。在该第三实施例中，假 设DRAM装置由多个存储体组成，具体地说是由存储体0和存储体1组 成。在第三实施例中，当划分后的图像数据被存储在DRAM装置的一个 存储器列中时，行的常数"n"被设定为使得图像的纵向长度可被行的常10数"n"除尽。具体地说，当假设与存储器列相对应的象素数目为"x" 时，与由"x"个象素组成的图像数据的比特数相对应，将行的常数"n" 设定为通过将图像的纵向长度除以二的幂而获得的数目。因此，可以有效 地使用DRAM装置中的存储区域。在图8中，当DRAM由存储体0和存储体1这两个存储体组成时，通15 过在水平方向上交替地排列数据之后将存储器列中的数据存储在存储体0 和存储体l中，也可以提高对存储数据的存取效率。在该实施例中，说明 了在由多个存储体组成的DRAM装置中，图像数据被划分为常数个行的 单元的方法，这对应于第一实施例；然而，同一方法可以被应用到如下情 况像第二实施例中一样，数据被划分为象素列的单元，每个象素列都包20 括常数个象素。
权利要求
1.一种图像数据存储装置，包括多个存储器装置；数据划分单元，用于将图像数据划分为与所述多个存储器装置相对应的常数个连续行的单元；以及存储器装置控制单元，用于将所述被划分为常数个连续行的单元的数据顺序地存储在所述多个存储器装置中。
2. —种图像数据存储装置，包括 10 多个存储器装置；数据划分单元，用于将图像数据划分为与所述多个存储器装置相对应 的象素列的单元，每个象素列都包括常数个象素；以及存储器装置控制单元，用于将所述被划分为每个都包括常数个象素的 象素列的单元的数据顺序地存储在所述多个存储器装置中。 15
3.如权利要求l或2所述的图像数据存储装置，其中所述多个存储器装置中的每一个都由动态随机存取存储器组成。
4.如权利要求1或2所述的图像数据存储装置，其中所述存储器装置控制单元包括分别与所述多个存储器装置相对应的多 个存储器装置控制器。20
5.如权利要求3所述的图像数据存储装置，其中被存储在所述动态随机存取存储器的一个存储器列中的图像的纵向长 度被所述数据划分单元设定为行的常数与二的幂的乘积。
6. 如权利要求3所述的图像数据存储装置，其中被存储在所述动态随机存取存储器的一个存储器列中的图像的横向长 25 度被所述数据划分单元设定为每个都包括常数个象素的象素列的数目与二 的幂的乘积。
7. —种存储图像数据的方法，包括将图像数据划分为与多个存储器装置相对应的常数个连续行的单元；以及 将所述被划分为常数个连续行的单元的数据顺序地存储在所述多个存 储器装置中。
8. —种存储图像数据的方法，包括将图像数据划分为与多个存储器装置相对应的象素列的单元，每个象 5 素列都包括常数个象素；以及将所述被划分为每个都包括常数个象素的象素列的单元的数据顺序地 存储在所述多个存储器装置中。
9. 如权利要求7或8所述的存储图像数据的方法，其中 所述多个存储器装置中的每一个都由动态随机存取存储器组成。
全文摘要
本发明提供了一种用于存储图像数据的存储装置和存储图像数据的方法。根据本发明的图像数据存储装置包括多个存储器装置、数据划分单元和存储器装置控制单元，所述数据划分单元用于将图像数据划分为分别与多个存储器装置相对应的常数个连续行的单元或每个都包括常数个象素的象素列的单元，所述存储器装置控制单元用于将划分后的数据顺序地存储在多个存储器装置中。
文档编号H04N7/24GK101127901SQ20061017065
公开日2008年2月20日 申请日期2006年12月22日 优先权日2006年8月18日
发明者堀崎泰伸 申请人:富士通株式会社