串行时钟和数据恢复的信号交叉的制作方法

专利名称：：串行时钟和数据恢复的信号交叉的制作方法
技术领域：
：本公开涉及一种用于从串行类好居流咴复时钟和类鄉的系统和方法。北旦冃眾现代处理系统常常依赖于串行数据传输技术，从而和其它系统部件交换数据。例如，许多个人计算m^用USB端口来和外围设备进行通讯。虽然直观地看来串行数据传输漫于并行数据传输，但是在具有更高数据传输率时，串行传输效率胜过并行传输效率。随着娄媚传输率增大，并行传输对小容抗、互感、符号内部冲突(ISI)、以及噪声更敏感，这些者阿能斷氐传输鹏，造成娄鄉失真。然而，串行数据传输的一种缺点是，处理系统不会分离地接收数据流和时劍言息。替代地，时别言息嵌入在数据流中。当处理系统接收串行数据时，它需要从一个适当的频率参考产生时钟信号，并将该时钟信号和该接收到的数据流中的转换进行校正。不幸的是，随着i娥传输率继续增大，主要由于必须非常ffiil地捕获和处理时序信息，因此处理系乡M来越难于产生以及校正时钟信号。因而，处理系统必须包括日益复杂并因而昂贵的电路，从而才能精确地产生时钟信号，以接收串行流。附图简要说明图1是一幅用于从串行数据流咴复时所言息和数据的时钟及类娥恢复(CDR)系统的示意图。图2是一幅对应于一种操作图1的CDR系统的方法的时序图。图3是一幅对应于一种用于控制该CDR系统的反馈网中的信号转换的方法的时序图。详细描述本申请公开了一种用于从串行繊流恢复时萌言息和,的时钟及类鄉恢复(CDR)系统和方法。该CDR系统包括一个采样电路，i^样电路产生经恢复的时钟/数据信号；和一个交叉反馈网络，该交叉反t贵网络提供反馈给该采样电路。该反馈网络包括一个逻辑电路，该逻辑电路基于该经咴复的时钟/数据信号产生控制信号；一个第一多路复用器，该第一多路复用器基于控制信号从全局时钟信号的四个相位中进行选择；一个第一延迟锁定环，该第一延迟锁定环具有耦合到第二多路复用器的第一组延迟单元，第二多路复用器基于该所选择的全局时钟信号产生延迟信号；以及第二延迟锁定环，该第二延迟锁定环具有第二组延迟单元，第二组延迟单元产生一组相移反馈信号，该相移反馈信号应用于该采样电路以将该采样电路和该接收的串行数据流中的转换进行相位校正。该第二延迟锁定环可以在标准操作期间内以开放模式操作，在时序或交叉中的转换期间内以封闭模式操作。在一些实施例中，该逻辑电路操作该第一和第二多路复用器，以产生具有增量分辨率的反馈信号，该具有增量分辨率的反馈信号的产生是基于该全局时钟f言号的数量N和周期T,以及该第一，锁定环中的延迟单元的数量M。该CDR系统可以采用各种各类的电子构造实施，包,成微电子、可编程设备、以及遍及一类或多类电子元件的电路。例如，实施方式可以合并成集成电路、可编程芯片、计算机软件程序、和/或具有互接芯片组的印刷电路板。因此，本申请不对电子媒介及电路进行细节上的描述和示意，而只是讲公知的特性与;tit行联系，以避免造成各个实施方式描述的不必要的模糊。本领域普通技术人员将理解，没有下面所描述的一些细节，也可以实施另外的实施方式，以及其它实施方式也可以包括除了下面参照图1_3描述的细节之外的方面。图1是一幅典型时钟和数据(CDR)恢复系统100的方框图，该系统接收串行l^流Rxp、Rxn，产生斜目或多相经恢复的时钟信号Scuc。该经咴复的时钟信号可以用于解码所接收到的串行数据内的数据，或者用于其它系统时序目的。在图1示出的例子中，系统100包括采样电路105和交叉反馈网络110。i魏样电路105根据由该反馈网络110产生的反馈信号F,广F州采样该接收到的串行数据流。如这里所描述的，该反馈信号使棘样器M精确i舰该接收到的串行类鄉流中的转，行相位校正。在一些实施例中，i魏样电路105可以包括各独立采样器的阵列，这些独立的采样器连接棘，从该反馈网络IIO接收该反馈信号Fw—f州中的一个或多个信号。各^^:采样器可以包括例如滤波±央、采样及保持电路、以及控制电路。这些独立采样器基于该反馈信号采样串行娜Rxp、Rxn，产妇寸应于一个或多个时钟信号相位的离散信号。为了产生反馈信号Fw—F州，反馈网络110包括控制逻辑电路115，第一和第二多路复用器120、125，以及具有对应相位检测器(PD)、进料泵(CP)、延迟链路140和145、以及电容的第一和第二延迟锁定环(DLL)130、135。DLL中的所有延迟链路由一系歹U延迟单元构成，这些延迟单元背对背连接。控制逻辑电路115基于i魏样串行数据产生多个控制信号(sel0,sdl,se12)。该控制信号用来调整下列反馈网络110的操作。；::y7，该第一控制信号se10应用于该第一多路复用^rfo，用于选择一个将被交叉的四相全局时钟的一W目(欧,環,招W)。该四相全局时钟由PLL或其它时序电路(未示出)提供。由该控制信号sdO选择的全局时钟的相位应用于该第一DLL130的输入以及该DLL内的延迟链路140。该延迟链路140产生多个延返信号D广Dm(其中，M=2n—1，n是正^fO。在一些实施例中，n=4，因此樹共15个时钟信号延迟的增量，每个对应于相位延迟的24。第二多路飾器125连接到i亥第一DLL130中的延迟链路140的每个皿单元上。控制信号sell应用于第二多路复用器125，以选择要从中分接延迟信号Di—DM的期望延迟单元。由控制逻辑115选掛寺定全局时钟信号和特定延迟单元信号被称为交叉该信号。从第二多路复用器125输出的延迟信号(g卩，信号D,—Dm之一)耦合到第二DLL135的输入。第二DLL可以以两种操作模式操作。在"开放"操作模式下，第二DLL135中的转换多路复用器150酉己置成劍鈔人多路复用器125输出的舰信号，并将该延迟信号应用于该DLL的输入和该DLL内的延迟链路145。在"封闭"操作模式下，转换多路OT器150配置成接收延迟链路145的输出，并将该延迟链路的输出应用于该DLL的输入。如将参照图3进一步详细讨论的，当改变该交叉时(即，当改变经由多路复用器120的时钟选择，或者改变经由多路飾器125的延迟单^&择时)，临时启动该封闭操作模式。用于第二DLL的选定操作模式由控制信号sd2决定，控制信号sel2由控制逻辑115应用于转换多路复用器150。第二DLL135根据待定单位区间(Ul)产，应于串行类媚Rxp、RxN的反馈信号F^—F*8。反馈信号从第二DLL135中的延迟链路145的齡延迟单元分接，并应用于采样电路105。在一些实施例中，延迟链路145中的分级数目是8，因此产生8个反馈信号，每个反馈信号的相位按40分离，其可以由采样电路使用。本领域技术人员将认识到，在实施例中可以省略第二DLL135，或者系统100可以f顿一种或多种其它类型用于产生反馈信号Fw-Fj勺中间电路(例如，滤波器、延迟网络、PLL等)。本鄉或技术人员将进一步认识到，控制逻辑115—般包括各种各样的寄存器、触发器或其它时序部件的装置，用于监视经恢复的时钟信号Scuc，以及调整第一和第二DLL130、135的至少一部分输入及输出信号。图2是一幅描述一个信号交叉实施例的时序图，该信号交叉可以由反馈网络110执行。尤其是，图2示出了全局时钟信号P广P4，延迟信号D广D15(其中M45)的上升沿，以及反馈信号h之一。全局时钟信号P,—P4具有周期T"彼此偏移相位差UI，UI等于IV4。延迟信号D广D!5彼此偏移TVM的最小延迟时间tMN，在所描述的实施例中其等于41M5或相差的24。实线示出的反馈信号h对应于反馈网络110，反馈网络110选择全局时钟信号P2(经由第一多路复用器120)和延迟信号D^(经由第二多路复用器125)。一般来说，反馈信号具有等于IV(MXN)或UI/M的5^,率tREs。因而，在所描述的实施例中，反馈网络110可以以UI/15的整数倍前移或后移反馈信号h，即以周期1以上大约6的相位增量。例如，当第一多路复用器120选择P,，第二多路复用器125选择A时，反馈信号F』勺相位前移。可选择地，当第一多路复用器120选择P3，第二多路复用器125选择Ds时，反馈信号h的相位后移。反馈信号h的前移或后移由图2中的反馈信号上的虚线反映。因此，当试图和所接收到的串行类娥纟縱行相位校正时，反馈网纟mf共高^P度。在操作中，当或者通过转换时钟选择(经由多路鄉器120)，或者通过改z，迟单員择(经由多路复用器125)更改交叉时，可能出现各种不稳定性。当响应于所接收到的数据流中的改变，必须更改反馈信号时，可能出现交叉中的这种改变。图3是一幅反映可能出现的不稳定性之一的时序图。图3描绘了用于延迟信号D^和D7，以及两个反馈信号的时序图，这两个反馈信号可以作为将D^转换到D7的结果而生成。第一反馈信号FJ80是从012到07进行无规贝啭换的结果。反馈信号180具有拉伸部分184，该拉伸部分由从D。到D7的转换之间缺乏规则而产生的。(在其它无规则转换中，反馈信号可能具有縮短部分而不是拉伸部分。)相反，第二反馈信号FJ82是从D12到D7进行有规则转换的结果，由此，这种规则逐渐横跨两个或多个UI来转移反馈信号中的必要改变。例如，信号调节可以由第二DLL135(图l)的转换多路复用器150执行。通过转变转换多路复用器150以便DLL以封闭操作模式操作一个或两个周肌多路飾器可以临时延迟延迟信号D7直接应用到延迟链路145。这隔绝了正在延迟链路145中的延迟信号D,2，允许第二DLL135中的相位探测器PD逐断周整信号的相位，直到DLL可以切换到开放操作模式并且延迟信号D7直接应用到延迟链路145。如图3所示，第二反馈信号FJ82在小于两个周期之内进行转换。在其它实施例中，信号调节可以以其它方式执行。例如，反馈网络IIO可以包括第三DLL,以逐渐转移延iH信号D,—DM进行转换的速率。与所公开的CDR系统100相比，传统的反馈网络难于以快速串行数据传输率获得高女，值。尤其是，在0.13um特征尺寸范围内及之外，传统的反馈网络的^fj摔一般受限于反馈装置(即，DLL、PLL、或者其它类型的回路装置)内的延迟元件。例如，以5Gbps或更高的数据率(即，UI》200ps)以及具有IM5的分辨率(见，例如，图2)，传统的基于DLL的反t驟置需要60个串联耦合在一起的延迟单元。串列里的旨延迟单元需^"大约13ps的最小延迟时间t自。除了大量的延迟单^t外，较短的延迟时间需求极大地增大了反馈网络中的能量消耗。这使得难于获得这样的分辨率，并因此由于运算管理费用，这种类爐传输率是不可行的。然而，该交叉反馈网络110及其相关实施例减轻了这些不利之处，以及其它与以高数据传输率恢复时序数据相关的问题。相对于传统反馈网络，该反馈网络110具有需要更少延迟单元以获得高^f,率的反馈,。例如，对于分辨率UI/15，第一DLL需要少至15个延迟单元。这是传统基于DLL的反馈装置60个延迟单元的四分之一。而且，独立的延迟单元的最小延迟时间可以更长，4蝶一DLL107的能源消耗最小。例如，对于5Gbps的娜率，3拉延迟单元可能具有大约53ps的最小延迟时间t自，这是传统基于DLL的反馈CT的最小延迟时间的四倍。因此，延迟链路140、145具有更长的延迟时间和更少的延迟单元。这降低了反馈网络110中的能源消乾从而能获得更高的反馈信号分辨率以及更能获得更高的数据传输率。在其它实施例中，和特定串行类娥传输對目关联的CDR系统可以通过设计具有特定UI和分辨率tREs的交叉反馈网络而产生。例如，表l示出了特定实施例的指定TVN和M值，其可以选择来获取不同tREs、t目和/或UI值。I列示出了tREs、t,和UI与T,直接成比例；II列示出了tRES、tjvDN和UI与N成反比；以及m列示出了tREs、t,和M成反比，而UI保持不变。<table>tableseeoriginaldocumentpage10</column></row><table>表1-tRES、t^!N和UI的值对应于^、N和M的指定值。从前述内容看，可知，这里已描述的特定的、有代表性的CDR系统的实施例目的在于说明，但可以对这些实施例进行各种修改。例如，可以产生更多或更少的时钟信号、延迟信号、以及反馈信号。这些信号也可以具有无数种信号形状，包括各种类型的上升沿禾吓降沿轮廓。另外，在特定实施例上下文中描述的CDR系统的某些方面可以在其它实施例中进行组合或省略。例如，第一和第二多路复用器可以合并，一和第二DLL中的至少一个的控制逻辑。亦或，其它部件可以包括在反馈网络之内，禾口/或和控制逻辑耦合。例如，可以可操作地耦合控制逻辑以控制产生时钟信号的PLL或DLL。而且，当改变交叉时，除了转换多路OT器150之外的电路也可以用于确保反馈网络的稳定性。此外，当和特定实施方式相关联的优点已在那些实施例的上下文中描述过时，其它实施例也可以展示这些优点，并且并非所有实施例必须展^些优点。还应当知道，该CDR系统及其相关实施例可以合并成各种各样在无数不同操作环境下运作的装置。该装置的实施例可以包括中央处理单元、存储器、输A^fi(例如，和定点设备)、输出装置(例如，显示装置)以及存《驟置(例如，磁盘驱动器)。操作环境的实施例可以包括个人计^m、月艮务器计^m、手持繊上装置、多处理器系统、基于微处理器的系统、可编程的消费者电子组件、数字照相l几、网络PC、小型机、大型计t^几、包括任意上述系统或装置的分布式计算环境，等等。计算机系统可以是蜂窝式电话、个人数字助理、智能电话、个人计算机、可编程的消费者电子组件、数字照相机等等。因此，本发明除了所附的权利要粒外，并不限于所附的权利要求。从前述内容看，可以看出出于描述的目的，这里已经描述了本发明的特定实施例，但可以对这些实施例进行各种修改，而不会脱离本发明的精神和范围。因此，本发明除了所附的权利要求之外，并不限于所附的权利要求。权利要求1、一种用于从串行数据流恢复时序信息的系统，其包括采样电路，该采样电路通过采用反馈信号采样串行数据流来产生经恢复的数据信号；以及交叉反馈网络，该交叉反馈网络产生该反馈信号，该交叉反馈网络包括控制电路，该控制电路基于该经恢复的数据信号产生控制信号；第一多路复用器，被耦合为接收多个周期信号，并基于第一控制信号选择一个单独的周期信号；第一延迟锁定环，该第一延迟锁定环具有第一系列的延迟单元，第一系列的延迟单元基于该选定的周期信号产生多个延迟信号；以及第二多路复用器，被耦合为接收多个延迟信号，并基于第二控制信号选择一个单独的延迟信号作为该采样电路的反馈信号。2、权利要求1的系统，其中该第一系列的延迟单元包括M个延迟单元，其中M是一个从数列(2n—l)中选择的值，n为正^f(值。3、权利要求2的系统，其中该制虫的周期信号具有周期T,，并具有单位时间的相移T,/N，其中N是由该第一多路复用器接收的制虫周期信号的数目。4、权利要求3的系统，其中该控制电路配置成控制该第一和第二多路OT器，以便该反馈信号具有增量力，摔T,/(NXM)。5、权利要求l的系统，进一步包括第二延迟锁定环，该第二延迟锁定环耦合到该第二多路复用器，并具有第二系列延迟单元，其基于一个经选定的延迟信号产生该反馈信号。6、权利要求5的系统，其中该第二延迟锁定环进一步包括转换多路复用器，耦合该转换多路复用器以从该控制电路接收控帝幅号，该转换多路复用器导致该第二延迟锁定环响应于该控制信号JtA—封闭操作模式。7、权利要求6的系统，其中当响应来自该控制电路的控制信号选择该多个周期信号中的一个周期信号时，进入该封闭操作模式。8、权利要求6的系统，其中当响应来自该控制电路的控制信号选择该多个经延迟的信号中的一个信号时，进入该封闭操作模式。9、一种用于从串行流咴复时序4言息的方法，该方、跑括基于一个由采样电路所恢复的串行数据流相关联的数据信号，选择多个周期信号中的一个周期信号；延迟该选定的周期信号，以产生多个延迟信号；基于该经恢复的数据信号选择该延迟信号中的一个信号；以及将该选定的延迟信号用作该采样电路的反馈，该采样电路为了对该数据流中的转换进行相位校正而产生该经恢复的数据信号。10、权利要求9的方法，其中该多个周期信号中的一个周期信号相应于一个全局时钟信号的一个单独相位，并且其中该多个周期信号进一步包括N个单独的周期信号，该與虫的周期信号具有周期T,，并彼itk^间具有T,/N的相差偏移。11、权利要求10的方法，其中延迟该选定的周期信号以产生该多个延迟信号进一步包括，基于该N个单独的周期信号中的一个产生M个单独的延迟信号，其中该M个单独的延迟信号彼ifct间偏移T,/M的相差，以及其中M是一个选自该系列(2n—l)的值，n是正整数。12、权利要求ll的方法，其中该多个延迟信号由第一延迟锁定环产生，该第一延迟锁定环具有第一系列的M个延迟单元。13、权利要求12的方法，其中选择该延迟信号中的一个延迟信号进一步包括控审i傑一多路复用器的操作，该第一多路复用器将该N个對虫的周期信号中的一个耦合到该第一延迟锁定环，并且其中选择该周期信号相位中的一个包括控帝悌二多路OT器的操作，该第二多路复用器将该M个^^虫的延迟信号中的一^l禹合到该采样电路。14、权禾頓求9的方法，进一步包括产生〗顿了i魏定的延迟信号的反馈信号。15、权利要求14的方法，其中至少由第二延迟锁定环产生部分该反馈信号，该第二延迟锁定环具有第二系列的MiS单元。16、一种串行时钟数据恢复电路，包括参考时钟，提供多个具有不同相位的时钟信号；第一延迟锁定环，耦合至ij该参考时钟，并从该多个时钟信号中的所选定的一个时钟信号产生多个延迟信号；第二延迟锁定环，耦合到该第一延迟锁定环，并从该多个延迟信号中的所选定的一个延迟信号产生反馈信号；以及采样阵列，从该第二延迟锁定环接收该反馈信号，其中该采样阵列使用该反馈信号来采样输入串行比特流以及恢复串行数据，该采样阵列进一步输出用于选择该多个时钟信号中的该时钟信号和该多个延迟信号中的该延迟信号的信号。17、权利要求16的串行时钟数据恢复电路，其中该第一延迟锁定环由多个延迟单元组成，并且其中由该多个延迟单元中的对应的延迟单元产生多个延迟信号中的每个延迟信号。18、权禾腰求16的串行时钟类爐恢复电路，进一步包括一个控制电路，该控制电路用于接收从i魏样阵列输出的信号，并产生多个控制信号。19、权利要求16的串行时钟数据恢复电路，进一步包括一个第一开关，该第一开关耦合至U该参考时钟以及该控制电路，该第一开关响应于来自该控制电路的控制信号而选稱亥多个时钟信号中的一个时钟信号。20、权利要求16的串行时钟类媚恢复电路，进一步包括一个第二开关，该第二开关耦合到该多个延迟单元以及该控制电路，该第二开关响应于来自该控制电路的控制信号而选择该多个延迟信号中的一个延迟信号。21、权利要求16的串行时钟数据恢复电路，进一步包括一个第三开关，该第三开关耦合到该第二延迟锁定环以及该控制电路，该第三开关响应于来自该控制电路的控制信号，使该第二延迟锁定环itA—封闭操作模式。22、权利要求21的串行时钟数据恢复电路，其中当响应于来自该控制电路的控制信号选銜亥多个时钟信号中的一个时钟信号时，iaxi鼓寸闭操作模式。23、权利要求21的串行时钟数据恢复电路，其中当响应于来自该控制电路的控制信号选择该多个延迟信号中的一个延迟信号时，SA^i寸闭操作模式。24、权利要求21的串行时钟M恢复电路，其中，3SA该封闭操作模式的时间少于多个时钟信号中戶鹏定的时钟信号的两个周肌25、权利要求16的串行时钟数据恢复电路，其中第二延迟锁定环由多个延迟单元构成，并且其中多个反馈信号由多个延迟单元产生并^f共给采样阵列。全文摘要本发明涉及一种用于从串行数据流恢复时序信息和数据的时钟及数据恢复(CDR)系统和方法。该CDR系统包括一个产生经恢复的时钟/数据信号的采样电路，以及一个将反馈提供给该采样电路的交叉反馈网络。该反馈网络包括一个逻辑电路，该逻辑电路基于该经恢复的时钟/数据信号产生控制信号；一个第一多路复用器，该第一多路复用器基于控制信号从全局时钟信号的四个相位中进行选择；一个第一延迟锁定环，该第一延迟锁定环具有耦合到第二多路复用器的第一组延迟单元，该第二多路复用器基于该所选定的全局时钟信号产生一个延迟信号；以及一个第二延迟锁定环，该第二延迟锁定环具有第二组延迟单元，该第二组延迟单元产生一组移相反馈信号，这些移相反馈信号应用于该采样电路，从而将该采样电路和该接收到串行数据流中的转换进行相位校正。文档编号H04L7/033GK101188490SQ200710159690公开日2008年5月28日申请日期2007年9月25日优先权日2006年9月25日发明者D·李,S·金申请人:晶像股份有限公司