固态成像器件和电子装置的制作方法

专利名称：固态成像器件和电子装置的制作方法
技术领域：
本发明涉及固态成像器件和包括固态成像器件的电子装置。
技术背景已知固态成像器件中以二维矩阵排列的多个像素中的每个包括具有光电二极管(photodiode )的光电转换部分。已知CMOS (互补金属氧化物半导体)固态成像器件是这样的固态成像 器件之一。CMOS固态成像器件包括具有MOS (金属氧化物半导体)晶体固态成像器件通过CMOS工艺制造。CMOS固态成像器件具有许多优点， 例如以低功耗在低电压下驱动，与周边电路集成为一个芯片，以及开始被安 装到电子装置例如便携式电子装置。附图1为示出根据相关技术的固态成像器件的布置的图。如图1所示，根据相关技术的固态成像器件101包括像素阵列102， 其中多个像素101a以二维矩阵布置；垂直驱动电路103;列信号处理电路 104;水平驱动电路105;水平信号线106;输出电路107;以及控制电路108。在固态成像器件101中，像素阵列102包括以二维矩阵布置的多个像素 101a，其中为图1中在横向方向(左右方向)上的各像素行提供行控制线， 且为图1中在纵向方向(上下方向)上的各像素列提供垂直信号线109。在具有上述布置的固态成像器件101中，由移位寄存器或其他器件形成 的垂直驱动电路103选择性地一次一行顺序扫描像素阵列102的像素101a， 从而通过上述行控制线向所选择的行的每个像素提供必要的控制脉冲。从所选择的行的每个像素输出的信号通过垂直信号线109提供到列信号 处理电路104。列信号处理电路104接收从各像素列的一行的像素101a输出 的信号。随后，列信号处理电路104实现例如CDS (相关双取样(correlated double sampling))的处理以除去像素101a中固有的固定模式噪声(fixed pattern noise ),且实现对所接收信号的信号放大。这样处理过的信号作为像素信号从每个列信号处理电路104输出。具体地，例如由移位寄存器形成的水平驱动电路105顺序地选择每个列信号处理 电路104以输出处理过的信号作为顺序的水平扫描脉冲OH1至①Hn。另外，输出电路107对通过水平信号线106从每个列信号处理电路104 顺序提供的信号实现各种信号处理。例如，緩冲可以作为在输出电路107的 特定信号处理来实现，黑色电平(black level)调节、列中的信号变化的校 正、信号放大、颜色相关的处理等可作为缓冲的预处理被执行。此外，控制电路108从外界接收表示例如固态成像器件101的操作模式 的数据且向外界输出包括关于固态成像器件101的信息的数据。此外，控制 电路108产生参考时钟信号、控制信号等用于垂直驱动电路103、列信号处 理电路104和水平驱动电路105处的操作。这些信号基于垂直同步信号、水 平同步信号、主时钟(masterclock)等产生并提供到垂直驱动电路103、列 信号处理电路104、水平驱动电路105等。图2示出例如用于像素101a的三晶体管型电路布置。如图2所示，在电路布置中，光电二极管(PD)的阴极(n区)通过转 移晶体管Td连接到放大晶体管Tr3的栅极。与放大晶体管Tr3的栅极电连 接的节点被称为"浮置扩散区(floating diffoskm, FD)"。转移晶体管Trl连 接于光电二极管(PD)与浮置扩散区(FD)之间且随着转移脉沖OTRG通 过转移线111提供到其栅极而导通，由此将通过光电二极管(PD)光电转换 的信号电荷转移到浮置扩散区(FD)。复位晶体管Tr2在其漏极连接到像素电源Vddl且其源极连接到浮置扩 散区(FD)。复位晶体管Tr2随着复位脉沖①RST通过复位线112a提供到其 栅极而导通，且在从光电二极管(PD)转移信号电荷到浮置扩散区(FD) 以前通过从浮置扩散区(FD)向像素电源Vddl排放电荷而使浮置扩散区 (FD)复位。放大晶体管Tr3在其栅极连接到浮置扩散区(FD),且其漏极连接到像 素电源Vdd2,其源极连接到垂直信号线113。放大晶体管Tr3输出从被复位 晶体管Tr2复位之后的浮置扩散区(FD)获得的电势到垂直信号线113作为 复位电平。此外，放大晶体管Tr3输出从信号电荷通过转移晶体管Trl被转 移之后的浮置扩散区(FD)获得的电势到垂直信号线113作为信号电平。放大晶体管Tr3的漏极受像素被驱动时像素电源Vddl在高电平和低电平之间转换导致的影响而波动。另一方面，图3示出四晶体管型电路布置，例如用作与像素101a—起 使用的另一电路布置。如图3所示，除了光电转换器件例如光电二极管(PD)之外，电路布置 还包括四个晶体管Trl到Tr4。这里，晶体管Trl到Tr4形成为例如N沟道 MOS晶体管。光电二极管(PD)将所接收的光光电转换为光电荷(这里为电子)，光 电荷的量对应于所接收的光的量。光电二极管(PD)的阴极(N型区)通过 转移晶体管丁rl连接到放大晶体管Tr3的栅极。与放大晶体管Tr3的栅极电 连接的节点成为浮置扩散区(FD)。在横向方向上的布线即转移线114、复位线115和选择线116为一行中 的像素共用且由垂直驱动电路控制。然而，用于固定像素101a的p型阱电 势的p型阱布线117被固定到地电势。另外，在该电路布置中，转移晶体管Trl连接在光电二极管(PD)的阴 极和浮置扩散区(FD)之间并通过由转移线114提供到其栅极的转移脉冲 OTRG导通，由此将在光电二极管(PD)处光电转换的光电荷转移到浮置 扩散区(FD)。复位晶体管Tr2在其漏极连接到像素电源Vdd且其源极连接到浮置扩散 区(FD )。复位晶体管Tr2通过经复位线115提供到其栅极的复位脉冲ORST 而导通，且在信号电荷从光电二极管(PD)到浮置扩散区(FD)的转移之 前，通过从浮置扩散区(FD )向像素电源Vdd排放电荷而使浮置扩散区(FD ) 复位。放大晶体管Tr3在其栅极连接到浮置扩散区(FD)且其漏极连接到像 素电源Vdd。在复位晶体管Tr2已经复位浮置扩散区(FD)之后，放大晶体 管Tr3输出从浮置扩散区(FD)获得的电势作为复位电平。此外，在转移晶 体管Trl已经转移信号电荷之后，放大晶体管Tr3输出从浮置扩散区(FD ) 获得的电势作为信号电平。选择晶体管丁r4在其漏极连接到放大晶体管Tr3的源极且其源极连接到 垂直信号线118。选择晶体管Tr4通过经选择线116提供到其栅极的选择脉 冲OSEL而导通，由此将像素101a设置为被选择态从而从放大晶体管Tr3 输出的信号被提供到垂直信号线118。图4A为示出相关技术的固态成像器件101的像素101a的布置的示意性顶视图，图4B为沿图4A的A-A线的截面图。这里，放大电路部分包括与 前述4晶体管型电路布置对应的布置。 一如图4A所示，相关技术的像素101a包括光电转换部分(由xl表示) 和放大电路部分(由x2表示)，光电转换部分具有包括电荷积累区的光电二 极管，放大电路部分包括晶体管(由Trl到Tr4表示)以读取在光电二极管 获得的电荷。光电转换部分光电地转换入射光并在其中积累所产生的电荷。 放大电路部分响应于前述像素的选择而转换并放大在电荷积累区中积累的 电子(例如参见日本未审专利申请公开No.2006-120804 )。如图4B所示，光电转换部分具有一布置，其中光电二极管(.光电转换 器件)125设置在半导体衬底(例如硅衬底)的一个主表面(该示例中为上 表面)上。光电二极管125包括一高浓度的P型杂质区123和一N型杂质区 124。半导体衬底由具有低浓度的第一导电类型(P型)或具有可选浓度的 第二导电类型(N型)形成。光电二极管125是形成光电转换部分的主要部 分的埋置光电二极管，形成在其表面上的高浓度P型杂质区123可减小暗电 流。另一方面，放大电路部分包括在3争栅极126与其源极是前述光电二极管 125的转移晶体管Trl面对的位置处作为晶体管Trl的漏极的高浓度N型杂 质区127。在转移晶体管Trl外侧形成与光电二极管125和N型杂质区127 接触的元件隔离区128a和128b，使得隔离区暴露到主表面且具有比P型杂 质区123和N型杂质区127更深的深度。STI (浅沟槽隔离)、LOC()S (硅 局部氧化)等可用于形成这些元件隔离区128a和128b。在一时间在所有像素的光电二极管中进行电子快门(electronic shutter) 操作，这是在CMOS固态成像器件中期望改善的特性之一。在具有根据相 关技术的像素布置的固态成像器件中，所有像素的光电二极管的快门操作在 一时间进行，使得转移晶体管(Trl)和复位晶体管(Tr2)导通，从而光电 二极管和浮置扩散区的电压变动到电源电压Vdd。只要CMOS固态成像器 件具有上述相关技术的布置，浮置扩散区和光电二极管总是同时复位。因此， 会难以单独改变(选择)浮置扩散区和光电二极管的电压。然而，不优选改变半导体衬底122的电势以改善电子快门操作特性。因 为提供CMOS固态成像器件的半导体衬底122作为其他周边电路和器件共 用的衬底，所以如果半导体衬底122的电势改变，那么会有不利的影响施加 到周边电路和器件的危险。另外，可以有一种布置，其中提供单独的布线以使得浮置扩散区和光电二极管的电压能单独改变以改善电子快门操作特性。然而，这样的布置会导致光电二极管的开口率(aperture ratio)下降，因此 这是不优选的。单独提供布线会导致放大电路部分的面积增加。虽然CMOS固态成像器件有数个特性期待改善，但是正如前面所描述 的示例所典型代表的那样，在改善CMOS固态成像器件的特性方面还有限制。发明内容期望提供一种固态成像器件和包括该固态成像器件的电子装置，该固态 成像器件能够改善特性而不依赖于衬底电势的变化，同时控制开口率不降低。根据本发明一实施例，提供一种固态成像器件，包括具有以二维矩阵排 列的多个像素的成像区。每个像素包括具有第 一导电类型电荷积累区的光电 二极管和用于读取在光电二极管处获得的电荷的晶体管。至少部分所述多个 像素包括与所述光电二极管和晶体管隔离的独立的第 一导电类型区，其中所 述独立的第一导电类型区连续地设置于相邻像素之间且在每个像素内非均 匀地设置。根据该固态成像器件，单独的电势可以提供到所述独立的第一导 电类型区。根据本发明另一实施例，提供一种包括固态成像器件的电子装置，所述 固态成像器件包括具有以二维矩阵排列的多个像素的成像区。每个像素包括 具有第一导电类型电荷积累区的光电二极管和用于读取在光电二极管处获得的电荷的晶体管。至少部分所述多个像素包括与所述光电二极管和晶体管 隔离的独立的第一导电类型区，其中所述独立的第一导电类型区连续地设置 于相邻像素之间且在每个像素内非均匀地设置。根据该电子装置，单独的电 势可以提供到所述独立的第一导电类型区。根据本发明的固态成像器件的一实施例，独立的第一导电类型区连续地 形成于相邻像素之间且非均匀地形成在每个像素内。因此，可以通过选择提 供到所述独立的第 一导电类型区的电势改善期望的特性而不依赖于衬底电 势的变化，同时控制开口率不降低。根据本发明的电子装置的 一 实施例，是所述电子装置的主要部分的固态成像器件包括连续地形成于相邻像素之间且非均匀地形成在每个像素内的独立的第一导电类型区。因此，可以通过选择提供到所述独立的第一导电类 型区的电势改善期望的特性而不依赖于衬底电势的变化，同时控制开口率不降低。


图1是用于描述固态成像器件的示意图。图2是用于描述固态成像器件的电路图。 图3是用于描述固态成像器件的电路图。图4A是示意性顶视图，示出根据相关技术的固态成像器件的像素的布 置；图4B是沿图4A所示的线A-A的截面图。图5A是示意性顶视图，示出根据本发明一实施例的作为电子装置的主 要部分的固态成像器件的像素的布置的示例；图5B是沿图5A所示的线A'-A' 的截面图，示出该布置的第一示例；图5C是沿图5A所示的线A，-A，的截面 图，示出该布置的第二示例。图6A是透视图，示出根据本发明一实施例的作为电子装置的主要部分 的固态成像器件的布置的示例；图6B是用于描述电极的放大透视图。图7A、 7B和7C分别是示出根据本发明一实施例的作为电子装置的主 要部分的固态成像器件的制造方法的示例的工艺图。
具体实施方式
下面将参照附图描述本发明的具体实施例。在本发明的实施例中，作为电子装置诸如摄像机和移动电话的主要部分 的CMOS固态成像器件将作为固态成像器件的示例来描述。应注意，将在 本发明的实施例中描述的CMOS固态成像器件的总体布置类似于图1所示 的固态成像器件101。图5A至5C是示出根据本发明一实施例的固态成像器件的图，该器件 是根据本发明一实施例的电子装置的主要部分。图5A为示意性顶视图，示 出固态成像器件的像素的布置的示例。图5B是示出该布置的第一示例的示 意性截面图，图5C为示出所述布置的第二示例的截面图。如图5A所示， 根据本发明一实施例的固态成像器件1包括由光电转换部分(图5A中附图 标记xl，所示)和放大电路部分(附图标记x2，所示)形成的像素la。光电转换部分包括具有电荷积累区的光电二极管(光电转换器件)。放大电路部分包括晶体管(由附图标记Trl到Tr4表示)以读取在光电二极管处获得的 电荷。光电转换部分具有一布置，其中光电二极管5设置在半导体衬底(例如 硅衬底)的一个主表面(在该实施例中为上表面)上。光电二极管5包括高 浓度P型杂质区3和N型杂质区4。半导体衬底由可选杂质浓度的第一导电 类型(N型)或低浓度的第二导线类型(P型)形成。光电二极管5是形成 光电转换部分的主要部分的埋置光电二极管并且光电地转换入射光。所产生 的电荷积累在电荷积累区4中。此外，在表面上形成的高浓度P型杂质区3 可减小暗电力t。另 一方面，放大电路部分包括在跨栅极6面对其源极是前述光电二极管 5的转移晶体管Trl的位置的作为晶体管Trl的漏极的高浓度N型杂质区7。 响应于前述像素的选4奪，转换并放大在电荷积累区4中积累的电子。此外，在转移晶体管Trl外侧形成与光电二极管5和N型杂质区7接触 的元件隔离区8a和8b,从而隔离区暴露到主表面并具有比P型杂质区3和 N型杂质区7更深的深度。STI(浅沟槽隔离)、LOCOS (硅局部氧化)等可 以用于这些元件隔离区8a和8b。此外，根据本发明该实施例的固态成像器件包括与光电二极管和晶体管 隔离的独立的第一导电类型区(在该实施例中为独立的N型区)9。独立的N型区9的布置和形状将在下面参照该布置的第一和第二示例进 行描述。图5B是像素la的示意性截面图，其示出了作为根据本发明一实施例的 固态成像器件的布置的第一示例的独立的N型区9的布置和形状。在该布置的第一示例中，提供独立的N型区9作为在与其中多个像素 la以矩阵形式排列的二维平面垂直的深度方向上具有与光电二极管5不同 位置的区域。更具体地，该布置的第一示例中的独立的N型区9提供在比光 电二极管5更深的位置。此外，在所述布置的第一示例中，独立的N型区9 通过半导体衬底2的P型区与形成光电二极管5的N型杂质区4和形成晶体 管的N型杂质区7中的任一个隔离开。图5C是像素la的示意性截面图，其示出作为根据本发明一实施例的固 态成像器件的布置的第二示例的独立N型区9的布置和形状。在所述布置的第二示例中，提供独立的N型区9作为在与其中多个像素la以矩阵形式排 列的二维平面垂直的深度方向上具有与光电二极管5类似深度的区域。更具 体地，在光电二极管5的侧面设置所述布置的第二示例中的独立N型区9。另外，在所述布置的第二示例中，独立的N型区9通过半导体衬底2 的P型区与形成光电二极管的N型杂质区4和形成晶体管的N型杂质区7 中的任一个隔离开。如在该布置的第 一和第二示例中所示，独立的N型区9可以不均匀地(在 整个区域上)设置在根据本发明该实施例的固态成像器件中的每个像素la 内。具体地，独立的N型区9非均匀地设置在每个像素la内，例如占据其 宽度的 一部分而不扩展到整个区域。根据包括上述独立N型区9的该布置，可以与作为晶体管的漏极的N 型杂质区7和形成光电二极管5的N型杂质区分开地设置单独电势。因此， 根据本发明该实施例的固态成像器件可具有响应于不依靠衬底电势赋予独 立N型区9的电势改善的期望特性。改善的特性的一个具体示例为电子快门操作的特性。根据本发明该实施 例的包括独立N型区9的固态成像器件，独立N型区9的杂质浓度和N型 杂质区7的杂质浓度被预先选定。特别地，选择那些杂质浓度从而在应用电 源电压Vdd时光电二极管5与独立N型区9之间的势垒可以下降到一个的 特定水平，这将在后面描述。独立N型区9的电势在一般状态时被预先设定 为0V (当元件隔离区8a和8b由P型杂质区形成时，独立N型区9的电势 与P型杂质区类似地设置为0V)。这样，仅当想要通过快门操作从光电二极 管5排放电子时，随着电源电压Vdd的施加，电子从光电二极管5排放到具 有低势垒的独立N型区9。结果，快门操作能够与浮置扩散区(FD)的电势 无关地进行。应注意，其他特性例如溢出(overflow)路径的构造和浮散 (blooming)的抑制能够通过选择独立N型区9的位置和杂质浓度而得到改 善，如后面在该布置的第二示例中描述的那样。此外，作为通过参照该布置的前述第二示例描述的像素布置特别改善的 特性之一，可以获得允许过多积累在光电二极管5中的电子从光电二极管排 放的溢出路径。具体地，如果光电二极管5与独立N型区9之间的势垒已通 过将独立N型区9的电势保持在恒定电平而被降低，且当过多的电子积累在 光电二极管5中时，独立N型区9可用作溢出路径。由于形成这样的溢出路径，所以在光电二极管5中过多产生的电子可优先(稳定地)移动到独立N型区9中，其变为三维溢出路径。因此，可以避 免使光电二极管5中过多产生的电子在垂直方向(深度方向)和横向(排列 像素的水平面方向)上随机移动从而使图像质量恶化的问题，这在相关技术 CMOS固态成像器件中是一个问题。此外，由于形成了溢出路径，所以固态 成像器件可以不依赖于通过N型杂质区7移动电子到浮置扩散区的布置，从 而不需复位浮置扩散区。另外，根据本发明该实施例的前述固态成像器件， 一般会需要较昂贵的 N型衬底(或N型外延生长层)的垂直溢出漏极可以仅通过增加一离子注入 工艺而以低成本容易地获得。另夕卜，浮散的抑制可以是通过在所述布置的第二示例中目前已描述的像 素布置特别改善的其他特性之一。具体地，通过选择杂质浓度和独立N型区 9的电势，在独立的N型区9上形成电势阱。结果，开始从外界(其他像素) 移动到光电二极管5中以引起浮散的电子能被独立N型区9吸收。另外，根据在该布置的第二示例中描述的像素布置，固态成像器件与该 布置的第一示例所描述的像素布置相比可具有更多特征。首先，由于独立的N型区9能形成在较浅位置，所以能容易地形成独立 的N型区9。此外，在相关技术的固态成像器件中由于光电转换部分的N型 杂质区4的深度(4^m到5(Lim)与放大电路部分的N型杂质区7的深度(l(im) 之间的差异产生的死空间(静区)可用于快门操作、溢出路径以及抑制浮散。 此外，从结构上来说，不优选施加高电压到CMOS固态成像器件。因此， 独立的N型区9应优选地设置在一位置，其中通过有效利用具有高杂质浓度 的N型杂质区7和光电二极管5的势垒之间的差异实现低电压驱动。应注意，在根据本发明该实施例的包括该布置的第 一和第二示例的固态 成像器件中，独立的N型区9的杂质浓度应基于它与N型杂质区7之间的 关系以及要改善的特性进行选择。例如，当N型杂质区7的杂质浓度为1x 10"/cn 左右时，独立的N型区9的杂质浓度可以在1 x 10'VciT^左右以改善 电子快门操作特性；在1 x 10'2/0113到1 x 10'Vcn^左右以从电势平衡的观点 抑制浮散；以及在1 x 1012/cm3S'J 1 x 1013/0113左右以形成溢出路径。应注意， 可以选择除了这些数值(这些范围)之外的其他杂质浓度。例如，与晶体管 的N型杂质区7的杂质浓度相等或比其低的杂质浓度和与光电二极管5的N型杂质区4的杂质浓度相等或比其高的杂质浓度可特别地适于作为独立的N型区9的杂质浓度。如上所述，通过适当地选择独立的N型区9的杂质浓度，可以改善两个 或更多特性，例如上述电子快门操作特性、溢出路径以及抑制浮散。在根据本发明该实施例的固态成像器件1中，独立的N型区9应优选耦 合(连接)到在以二位矩阵排列的多个像素la (像素阵列)外向独立的N 型区9提供电势的电^L。如果独立的N型区9耦合到在像素阵列外的电极， 则可以避免由于电极布置而损失部分像素。图6A和6B示出一布置，其中独立的N型区9和电极被耦合和布置。 应注意，图6A和6B仅示意性示出了独立的N型区9，其中元件和部件诸 如图5B和5C所示的光电二极管5没有关于每个像素la的截面示出。在根据本发明该实施例的固态成像器件1中，独立的N型区9设置为在 像素la以矩阵形式排列的二维平面中沿第一方向(例如在像素阵列中的垂 直方向上)在相邻像素之间连续的区域。此外，独立的N型区9设置为沿第 二方向(例如在像素阵列中的水平方向)在像素之间不连续的区域。具体地， 独立的N型区9像百页窗(blind ) —样形成使得各像素仅在第一方向上像管 道(pipeline) —样彼此连接。如图6B所示，在像素阵列外侧像素阵列被耦接处，如百页窗一样形成 的管道状的独立N型区9在像素末端lb通过连续地形成到与像素阵列基本 相等的高度的N型杂质区耦合到例如由铝(Al)制成的电极(上布线层)10。根据该布置，在沿第二方向延伸的多个像素被区别的同时，沿第一方向 延伸的多个像素能在一时间以预定方式搡作。应注意，每个像素中的具体操 作类似于该布置的第一示例和该布置的第二示例中的那些，因此不需描述。这里，将参照图7A到7C描述根据本发明一实施例制造固态成像器件 的方法的示例，其中使用前述第二布置作为示例。在根据本发明该实施例制造固态成像器件的方法中，首先，准备N型半 导体衬底2且在衬底2上在其中元件将被隔离在像素内和像素之间的位置形 成元件隔离区8a和8b。这些元件隔离区8a和8b的深度可,人0.3(im到0.5 的范围选择。接下来，可通过从衬底2的上表面注入离子到具有预定深度的位置以提 供例如硼(B)和氟化硼(BF2)的杂质来形成P型阱区。接下来，如图7A所示，形成具有与最终得到的独立N型区的水平位置 对应的开口的抗蚀剂lla，且通过经抗蚀剂lla的开口注入离子以提供例如 砷(As)和磷(P)的杂质来形成独立的N型区9。优选地，独立的N型区 9应形成在比后面形成的转移晶体管的漏极更深的位置，具有大于0.2,1的 距离。接下来，如图7B所示，通过CVD (化学气相沉积)形成最终形成转移 晶体管的栅极6。栅极6可以由例如0.2pm厚的多晶硅膜形成。接下来，形成具有形成在与光电二极管对应的位置处的开口的抗蚀剂 lib,且通过经抗蚀剂lib的开口注入离子而形成构成光电二极管的N型区 4和具有高浓度的P型区3。光电二极管应优选形成为具有比后来形成的转 移晶体管的漏极更深的深度。接下来，如图7C所示，形成具有与高浓度N型区7对应的开口的抗蚀 剂11 c,高浓度N型区7成为使用N型区4作为其源极的转移晶体管的漏极， 且通过抗蚀剂llc的开口形成高浓度N型区7。应注意，当形成独立的N型区和像素晶体管(转移晶体管)的漏极时， 抗蚀剂lla和llc的开口的面积应优选地选择为像素单元单位的约30%到 40°/。。另一方面，当形成光电二极管时，抗蚀剂Ub的开口的面积应优选地 选^,为像素单元单位的约60%到70°/。。如上所述，得到固态成像器件l。如在上述实施例和示例中所述，根据本发明的固态成像器件和电子装置 的实施例，在固态成像器件中，独立的第一导电类型区连续设置于相邻像素 之间且不均匀地设置在每个像素内。因此，可以通过选择提供到独立第一导 电类型区的电势改善期望的特性，同时衬底电势相关性和开口率的下降得到 抑制。具体地，根据本发明该实施例的固态成像器件，该固态成像器件包括与 形成放大电路部分的N型杂质区7和形成光电转换部分的N型杂质区4无 关的独立N型区9。因此，单独的电势能设置到独立的N型区9。如果电势 设置到独立的N型区9且选择N型杂质区7和N型杂质区4中的杂质浓度， 则可改善期望的特性例如电子快门操作特性、溢出路径、以及浮散的抑制。优选地，应考虑到独立N型区与像素晶体管的N型漏极和N型光电二 极管的隔离来选择杂质浓度。具体地，应考虑到像素晶体管和光电二极管(或周边的晶体管)的电特性来选择P型区的杂质浓度。因此，优选地，应考虑 到与独立的N型区的关系以及与所有这些N型区的关系来选择杂质浓度。阐述下面几点作为待考虑的特定示例。首先，当在具有均匀浓度的P型区中设置独立的N型区时，可能有这样的情况，其中独立的N型区与光电 二极管之间的势垒约等于独立的N型区与像素晶体管的漏极之间的势垒。在 该情况下，保持有未确定的(随机的)部分，其中从光电二极管溢出的电子 移动到像素晶体管的漏极或移动到独立的N型区。因此，可提供下面的布置 或类似布置作为更有用的布置。从而，可以提供一布置以使得独立的N型区 和光电二极管的N型杂质区彼此接近(即降低独立的N型区和光电二极管 之间的势垒)。此外，可以提供一布置以使得像素晶体管和独立的N型区相 互远离。此外，可提供一布置从而以超低浓度引入N型杂质(注入N型杂 质的离子)到光电二极管与独立的N型区之间的空间。此外，特别地，根据本发明一实施例的固态成像器件，由于光电二极管 在转移电子到浮置扩散区后能够立即开始积累电子，所以操作速度和效率能 够得到改善。根据本发明一实施例的固态成像器件，由于能够大量获得这样的操作改 善，所以可以控制开口率不被降低。根据相关技术的布置，复位晶体管分开 地提供到光电二极管以复位光电二极管从而在溢出之前以预定电势排放电 子，由此通过对结果(result)求积分而放大动态范围。然而，根据相关技术 的布置，会需要在像素中单独形成布线的面积，这从开口率的观点来说是不 利的。根据本发明一实施例的布置，由于可以不单独需要另一布线以改善特 性，所以可以防止放大电路部分的面积增大(即能够防止光电二极管的开口 率降低)，同时改善特性。因此，可以提供能够与浮置扩散区无关地实施光 电二极管的复位操作而不牺牲开口率的布置。此外，根据本发明的固态成像器件的一实施例，CMOS图像传感器可获 得这样的操作和结构，例如光电二极管的单复位操作、溢出漏极、以及浮散 的抑制，它们公知为CCD (电荷耦合器件)的特征。已知地，如果CCD设 置有通常的横向溢出漏极，那么用于溢出的区域应确保在像素的表面附近， 结果降低了开口率。虽然已提出了数种建议以通过改善横向溢出漏极抑制浮 散，但是这样的溢出漏极会需要在横向方向上的区域且难以不降低开口率。另外，在CCD采用的垂直溢出漏极中，由于会需要大地改变衬底电势，所以功耗大。此外，在其中逻辑电路以混合状态设置在相同芯片内的CMOS图像传感器中，存在垂直溢出漏极将对电路施加影响的危险。因此，垂直溢 出漏极可能不是现实的解决方案。根据本发明实施例的固态成像器件，除了 可抑制浮散到一定水平或更小的事实之外，还可避免前述问题(开口率的减 小、功耗的增大、以及施加在电路上的影响)。应注意，在本发明的上述实施例中描述的材料、量、处理时间的数字条 件以及尺寸可以是优选的示例。另外，图中用来说明本发明的实施例的尺寸、 形状、以及布置关系为示意性的条件。换句话说，本发明不限于本发明的这些实施例。例如，虽然在本发明前述实施例中第一导电类型设定为N型且第二导电 类型设定为P型，但是它们两者可设定为相反的导电类型。此外，根据上述实施例，独立的第一导电类型区不设置到整个区域，而 是包括宽度部分地设置(在第二方向上不连续地提供)，如其中独立的第一 导电类型区非均匀设置的示例那样。然而，独立的第一导电类型区可以设置 在像素的整个区域，只要它们在每个像素中是非均匀的。例如，可以有一种 布置，其中独立的第一导电类型区仅在前述布置的第一示例中设置独立的第 一导电类型区的位置(在光电二极管正下方)厚度特别增大。这里，独立的 第一导电类型区不仅在二维平面内的第一方向上而且在第二方向上在相邻 像素之间成为连续的，从而像素阵列中更宽的范围能被覆盖。例如，根据上 述布置，所有的像素变得能够在相同时间以预定方式操作，不用区分在前述 第二方向上延伸的多个像素。此外，例如，每个像素可具有两个或更多独立的N型区。例如，可以获 得一种布置，其中独立的N型区可设置在与光电二极管不同的深度位置，且 独立的N型区可设置在光电二极管侧面，即可以提供两个独立的N型区。 在该布置的情况下，独立的N型区可以共享特性的改善，例如前述电子快门、 溢出路径和抑制浮散，且光电二极管的开口率能够通过用一个独立的N型区 代替在现有技术中没有埋置的布线来改善。此外，已经参照图3所示放大电路部分包括四晶体管型像素电路布置的 情况描述了本发明的前述实施例。然而，像素电路布置不限于上述四晶体管 型像素布置，还可以是由多个晶体管形成的其他布置，例如图2所示的三晶体管型像素电路布置。另外，本发明的实施例能够进行各种修改和变化，从 而根据本发明实施例的固态成像器件可以是形成为 一 个芯片或者多个芯片 形成的元件，或者可以形成为模块。
本领域技术人员应理解，可根据设计要求和其他因素进行各种修改、组 合、子组合和替换，只要他们在所附权利要求及其等价物的范围内。
本申请包含与2006年10月5日向日本专利局提交的曰本专利申请 JP2006-274213相关的主题，其全部内容在这里被合并参考。
权利要求
1、一种固态成像器件，包括成像区，包括以二维矩阵排列的多个像素，每个像素包括具有第一导电类型的电荷积累区的光电二极管、以及用于读取在该光电二极管处获得的电荷的晶体管；以及独立的第一导电类型区，至少设置到所述多个像素的一部分且与所述光电二极管和所述晶体管隔离，其中在相邻像素之间连续地且在每个像素内非均匀地设置所述独立的第一导电类型区。
2、 根据权利要求1的固态成像器件，其中所述独立的第一导电类型区形成为在与所述二维平面垂直的深度方向 上具有与所述光电二极管不同的位置的区域。
3、 根据权利要求1的固态成像器件，其中所述独立的第一导电类型区形成为在与所述二维平面垂直的深度方向 上具有与所述光电二极管相同的位置的区域。
4、 根据权利要求1的固态成像器件，其中在所述二维平面中，所述独立的第一导电类型区形成为沿第一方向在相 邻像素之间的连续区域和沿第二方向在相邻像素之间的不连续区域。
5、 根据权利要求1的固态成像器件，其中所述独立的第一导电类型区通过第二导电类型区与所述光电二极管和 所述晶体管隔离。
6、 一种包括固态成像器件的电子装置，所述固态成像器件包括 成像区，包括以二维矩阵排列的多个像素，每个像素包括具有第一导电类型的电荷积累区的光电二极管、以及用于读取在该光电二极管处获得的电 荷的晶体管；以及独立的第 一导电类型区，至少设置到所述多个像素的 一部分且与所述光 电二极管和所述晶体管隔离，其中在相邻像素之间连续地且在每个像素内非均匀地设置所述独立的第一 导电类型区。
全文摘要
本发明提供一种固态成像器件。该固态成像器件包括具有以二维矩阵排列的多个像素的成像区。每个像素包括具有第一导电类型的电荷积累区的光电二极管和用于读取在该光电二极管处获得的电荷的晶体管；以及独立的第一导电类型区，设置到所述多个像素的至少一部分且与所述光电二极管和所述晶体管隔离。在相邻像素之间连续地且在每个像素内非均匀地设置所述独立的第一导电类型区。
文档编号H04N5/335GK101222587SQ20071030578
公开日2008年7月16日 申请日期2007年10月8日 优先权日2006年10月5日
发明者正垣敦 申请人:索尼株式会社