专利名称：：使用到达锁定环技术的扩展频谱时钟生成器的制作方法
技术领域：
：本申请涉及数字信号处理，更具体地，本申请涉及改进的扩展频谱时钟生成的方法、设备和系统。
背景技术：
：在过去的十年中，电子产品，尤其是PC中，非常流行扩展频谱时钟技术。这个技术可有效地降低来自该时钟信号的伪辐射以及PC的谐波的峰值强度，从而可采用较少的RF屏蔽来制造PC;也就是更低的成本、更少的重量和时间，并且仍能满足由FCC设定的用于电子产品的电磁场干扰(EMI)要求。这个技术的原理是将该时钟信号的频率平均扩展到该时钟频率的一小部分带宽，从而该辐射出的时钟信号能量将不会始终停留在一个固定的频率。结果，来自该时钟频率的时钟信号的伪辐射及其谐波的峰值强度被展开，并且其功率密度大大降低。该峰值伪辐射的功率密度减小的量由该时钟信号如何在频率中扩展来确定。扩展该时钟信号频率最常用的方法是使用具有线性斜向上和斜向下斜面的三角频率调制信号以将该时钟信号的频率平均扩展到一小部分时钟频率。利用三角频率调制信号扩展的时钟通常的响应如图1所示。该频率扩展可通过扩展耗损102有效降低该时钟信号辐射的峰值强度，在目前的技术下，该扩展耗损通常仅有8到14db。不幸的是，通过三角频率调制扩展，该时钟信号的能谱总是不可不免地在该时钟范围的两端达到峰值，因为该时钟信号在该频率扩展的两端停留更多时间。在过去的十年，开发出了许多技术以改进该扩展波形，从而该时钟能量将更均匀地扩展开，但是所有目前的方法只能做这么多，因为当今使用的所有扩展函数是确定性的。由于确定性的信号以一定的速率重复其本身，所以重复的确定性调制信号允许该准峰值检测器提升该检测器的输出以最终等于该时钟信号的峰值功率。该确定性调制信号的重复性因此极大地限制了可能产生的扩展损耗102的量，因为该扩展损耗102受限于扩展带宽与FCC设定的固定测量带宽的比率。相反，如果该时钟信号由随机噪声调制信号扩展；由于随机噪声永远都不会重复其本身，该准峰值检测器将再不能规则地提升该检测器输出以达到该时钟信号的峰值功率。结果，当通过该准峰值检测器测量利用随机噪声调制的时钟信号的功率密度时，所测得的功率密度始终等于该时钟信号的平均功率而不是峰值功率。由于峰值功率与随机噪声信号的平均功率的比率可以非常大，这取决于该随机噪声信号随机的程度，那么随机噪声调制信号可以大大降低该时钟信号的功率密度并且产生大得多的扩展损耗161，这个损耗也比在图1中所示的扩展带宽与该固定测量带宽的比大得多。不幸的是，利用目前的技术，在IC内部实现具有随机噪声调制信号的扩展频谱时钟系统是十分困难的。目前，有许多方法来扩展该时钟信号；最简单的方法是高频振动PLL的可编程除法器以调制该时钟信号的频率，而最复杂的方法是使用査询表来存储用于时钟信号调制的扩展函数。这两种方法都产生平滑的确定性频率调制信号来扩展VCO的频率。美国专利5610955阐述了第一种方法，而美国专利6377646B1阐述了第二种方法。如之前所解释的，这些方法产生平滑的确定性函数来调制某个频率的VC0，从而该伪时钟辐射信号的能级仍然非常集中。美国专利5506545提供模拟解决方案以通过使用噪声源产生随机频率调制信号以扩展VC0的频率。这个解决方案提供真正的随机噪声来扩展该时钟信号的频率；然而，在集成电路内部实现这个模拟设计是非常困难的。在PCT申请PCT/US06/060599"Nonlinearfeedbackcontrolloopasspreadspectrumclockgenerator"中阐述的发明可通过利用非线性反馈控制回路附近的固有噪声最终产生随机噪声调制信号来扩展该时钟信号的频率，从而具有随机噪声调制的扩展频谱时钟生成器可容易地建立在IC内部。有四种可能的方法来建立该非线性反馈控制回路，通过比较该信号的频率或相位或振幅或到达，而更有利于产生扩展频谱时钟信号的非线性反馈控制回路是使用vco作为反馈模块的回路，如该频率锁定回路和到达锁定回路，因为该vco能够产生更大的频率扩展。在这两种使用vco作为反馈模块的方法之间，该到达锁定回路是优选的产生扩展频谱时钟的方法，因为该频率锁定回路具有更大的等待延迟以及由频率锁定回路产生的时钟信号的调制频率总是低于由到达锁定回路产生的时钟信号的调制频率。因为要求该时钟的调制频率高于30Khz从而在可听到的频率范围之上，该到达锁定回路是满足这个要求的更好的方案。然而，因为该从非线性反馈控制回路产生随机频率分布的原理是对于频率扩展每个循环将频率扩展循环间的周期增加较小的随机时间量，直到频率扩展的周期变得非常长而发生周跳而复位频率扩展时间。周跳是该来自VC0的反馈信号的频率扩展变得随机的原因。因为到达锁定回路的反馈信号需要经过对比时钟信号的整个周期来产生周跳，所以该到达锁定回路技术很难产生更具有小频率扩展的扩展频谱时钟信号。在本公开中阐述的新技术通过下面方法最终解决了这个问题，即限制该反馈信号运行范围以产生周跳，从而到达锁定回路现在可以很容易产生具有小随机频率扩展的扩展频谱时钟信号。还可以从PCT申i青PCT/US2006/060599"Nonlinearfeedbackcontrolloopasspreadspectrumclockgenerator"得矢口，在该非线性反馈控制回路振荡时，该误差比较器的极性可以翻转，因为该误差比较器在振荡相位的相等的一半时间会产生正确以及错误的判断。由这个概念，由随机信号生成器602控制的拨动开关600可用来随机反向该误差比较器118的极性以使得该扩展频谱时钟信号的频率扩展更随机化。尽管随机极性切换是有效提高频率扩展随机程度的技术，但是其需要额外的随机信号生成器602并且需要大量的硬件来实现该随机信号生成器602。在这个专利公开内容中阐述了一种新的方法来产生随机信号以便控制该极性换向开关600，具有比随机信号生成器602所需少得多的硬件。
发明内容在这个公开文件中揭示了一种到达锁定回路技术以利用随机频率调制和精确可变频率扩展产生扩展频谱时钟信号的新技术。该到达锁定回路154包括三个模块，精确扩展控制的到达比较器(330，340,360)，该回路滤波器106和该VC0108。这个技术的原理是使到达锁定回路154在某个频率不稳定并且振荡以在该最终误差校正输出115上产生低频调制信号来扩展来自VC0108的高频输出信号332的频率；该低频调制信号每个循环的频率扩展的周期也在循环之间增加较小的随机量，直到频率扩展的周期长到在到达比较器191的输入产生对该准时信号328的周跳以将该频率扩展的周期复位至较小量。增加和复位频率扩展周期的过程永远重复，从而对于该频率扩展的每个循环，该最终误差校正输出115上的低频调制信号相位、频率和幅度完全随机以产生理想的该扩展频谱时钟信号332的随机频率扩展。需要三个到达比较器191来实现这个技术，准时到达比较器，后到达比较器和在先到达比较器；和该非线性到达锁定回路154使用该准时到达比较器以生成利用随机低频调制信号调制的该扩展频谱时钟输出信号，还是用该在先到达比较器和该后到达比较器来生成周跳以限制由该准时到达比较器生成的该扩展频谱时钟输出信号的频率扩展。利用该在先到达比较器和该后到达比较器产生周跳，该扩展频谱时钟信号的频率扩展精确地控制，并且值之间的频率扩展的量可通过调节该准时信号328和该在先信号326之间以及该准时信号328和该在后信号316之间的到达时间差而很容易调节。因为从该到达锁定回路154产生的该扩展频谱时钟输出信号不需要行进很远来产生周跳，所以可以产生在该扩展频谱时钟输出信号332上的较小、可变和精确的频率扩展。因为当由到达锁定回路154产生的扩展频谱时钟信号的频率接近该时钟的中间频率时，该周跳始终随机发生，所以该周跳信号404可用来切换来自该到达比较器191的输出信号的极性以进一步随机该频率扩展。结果，使用该周跳信号404作为随机信号来切换来自该到达比较器的输出信号的极性可节省大量的随机信号生成器602的硬件。尽管该技术使用具有用于到达锁定回路154的精确扩展控制的到达比较器(330，340)可产生具有较小和随机频率扩展的扩展频谱时钟信号，但是该到达锁定回路154会由于该周跳而被截留。因此，该具有精确扩展控制的到达比较器360需要两个看门狗394以总体上防止该回路154被截留。通过参考附图，详细描述本申请的这个和其他特征。图1是利用三角信号和随机信号调制的时钟信号的频谱(现有技术)。图2是使用基本非线性反馈控制回路的扩展频谱时钟生成器的框图。图3是使用基本到达锁定回路的扩展频谱时钟生成器的框图。图4是使用具有精确扩展控制的非线性到达锁定回路的扩展频谱时钟生成器的框图。图5是该数字到达锁定回路的捕获行为。图6是到达阀值的交叉。图7是具有单端判断输出的精确非线性到达比较器的示意图。图8是具有双端高和低输出的精确非线性到达比较器的示意图。图9是具有双端高和低输出以及具有CLEAR输入的精确非线性到达比较器的示意图。图10是作为优选实施例的具有精确扩展控制和单端输出的精确到达比较器的框图。图11是周跳信号的生成和反馈信号的时序图。图12是作为可选实施例的具有精确扩展控制和极性翻转拨动开关的精确到达比较器的框图。图13是使用具有随机极性翻转的非线性反馈控制回路的扩展频谱时钟生成器的框图。图14是具有极性翻转的到达锁定回路的捕获行为。图15是极性翻转状态机的框图。图16是使用周跳信号作为随机信号生成器以产生随机翻转信号的示意图。图17是作为另一替代实施例的具有精确扩展控制和随机极性翻转以及监视器的精确到达比较器的框图。具体实施例方式图2所示的非线性反馈控制回路150变成扩展频谱时钟生成器，因为该非线性误差比较器118由于本身的回路延迟不可避免会产生错误的判断；当该非线性误差比较器118所产生的正确判断与错误判断一样多时，该非线性反馈控制回路150将发生振荡并且该回路的振荡通过该非线性误差比较器118的判断阀值附近的随机噪声来调制，因为在该判断阀值附近小的噪声扰动会改变该非线性误差比较器118的输出结果。一旦该非线性误差比较器118产生一个输出，那么这个输出将保持在同样的状态直到在下一个比较循环的端点产生新的输出状态。结果，该非线性误差比较器118对于最终误差校正输出115只能产生数字H或L输出状态而不管该误差输入信号114有多小。该最终误差校正输出115比上该误差输入信号114的转换函数因此变为数字的并且仅有两个稳定的数字输出状态，以及该最终误差校正输出115的输出状态仅由该误差输入信号114的极性确定。因为该反馈控制回路的开环增益等于该最终误差校正输出115的导数比上该误差输入信号114的导数，该非线性反馈控制回路150的有效开环增益是在误差输入114等于零的点上具有无穷大增益的脉冲函数。实际上，该非线性反馈控制回路150的开环增益不会是严密的脉冲函数，而是由于该固有噪声稍许扩展。因为该反馈控制回路的开环增益必须大于零，所以该非线性反馈控制回路150的反馈信号Fnai2将总是围绕该基准输入信号F,110随机波动。使用非线性反馈控制回路150作为扩展频谱生成器的原理可通过从下面的方程求解反馈信号而证明，在方程1中，当该闭环增益(PA)为无穷大时，该反馈信号112将等于该基准信号110而不管该开环增益(A)的极性。因为满足一阶方程有两个不同的解答，正A和负A;这些解答是不稳定的并且该系统将在正的开环增益A和负的开环增益A之间振荡，因为两种增益产生同样的结果。在传统的反馈控制回路理论中，反馈控制回路仅当PA二-1时才会振荡，因为在这个条件下可以在没有基准输入的情况下产生反馈输出信号。然而，PA=-1的条件是严格的，因为因为该闭环增益的相位必须精确的等于180度并且该闭环增益的振幅必须同时精确地等于1，以便满足该振荡条件。当振荡器运行在PA=-1条件下时，来自该振荡器的振荡输出是窄带的，因为在大的带宽上满足PA=-1即便不是不可能的也是非常困难的而且不需要该基准输入信号110来产生振荡输出信号。相反，当该非线性反馈控制回路在PA二条件下振荡时，该振荡是宽带的，因为其在大的带宽上容易发生。另外，如果没有该基准输入信号110，非线性反馈控制回路150的宽带振荡无法持续并且该回路将被推向且停留在电源轨迹(powersupplyrail)上。图5可以解释由基本非线性到达锁定回路152使用如图3所示的精确到达比较器189或者由改进的非线性到达锁定回路154使用具有如图4所示的具有精确频率扩展控制330的精确到达比较器生成扩展频谱时钟信号的过程。在图5中，假设来自VC0的反馈信号112的频率最初远低于该基准信号110的频率，该到达比较器(189、330)提升该反馈信号112的频率，反馈信号112的频率将最终等于发生在1\554的该基准信号110的频率。假设最后的到达同步发生在T。552，在该频率同步发生在L554之前；由于在T。552的频率误差f。530假设为正的，那么在T。552和T,554之间，该反馈信号112的频率始终慢于该基准信号110的频率。因此，在T。552发生最后到达同步后，反馈信号112的到达将持续越来越远地落后该基准信号110的到达，从而该反馈信号112的迟滞在1\554达到最大值。在L554的频率同步点之后，由于到达时间的巨大差异，该到达比较器(189、330)将持续提升该反馈信号112的频率，从而该频率差将变成负的，即该反馈信号112在L554后将变成较快的信号。在较快频率情况下，该反馈信号112的达到将提前以赶上该基准信号110的到达。该反馈信号112的提前将最终停止，以及在L556再次发生到达同步后不久，来自到达比较器(189、330)的判断输出信号123的极性将在T3560翻转。该时刻T3560因为到达比较器(189、330)的正随机等待延迟时间而始终发生在T2556之后。结果，尽管该频率差在L554之后变成负的，但是该到达比较器(189、330)由于在时刻L554的巨大到达时间误差将不会立即反向其判断123而降低反馈信号112的频率。当该到达时间误差彻底校正并在时间T2556最终变为零时，该到达比较器(189、330)最终要翻转其判断123。但是由于来自该精确到达比较器(189、330)的判断阀值的不确定窗的该随机正等待延迟时间，来自到达比较器(189、330)的判断输出信号123将最终在T3560—段时间之后翻转并且该反馈信号112的频率同时达到频率扩展顶部。该到达比较器(189、330)在T3560翻转该其输出信号123的极性之后，开始反向的新的循环，该反馈信号112的频率将一直升高或降低并且在该到达同步点之间不断振动，以及该非线性到达锁定回路(152、154)永远振荡。在两个到达同步点T。552和T2556之间反馈信号112的频率扩展的周期总体上取决于在频率同步点L554的到达时间差量，其范围从0至该基准信号110的周期。在该频率同步点L554随机到达时间差将因此使该扩展频谱时钟信号的频率扩展随机化。一种使在该频率同步点L554的到达时间差随机化是对于该频率扩展每循环讲到达时间差在循环间增加较小的随机量，直到频率扩展的周期变得足够长从而发生周跳而复位频率扩展的周期和到达时间差量值接近0的微小量。当该频率差为零(这种情况始终发生在任意两个连续的到达同步点间的大约一半位置)，频率扩展每个循环中的该反馈信号112和基准输入信号110之间的到达时间差始终在其峰值。不过，该反馈信号112和该基准输入信号110之间的到达时间差不会比该基准输入信号110的周期长，因为周跳将已经发生而复位该到达时间差。结果，当该频率差接近零时始终发生周跳。精确到达比较器(189、330)可以产生到达锁定回路(152、154)频率扩展所需要的到达时间差增量，因为精确到达比较器(189、330)仅在其误差输入信号114的极性改变状态之后而永远不是之前改变其输出状态123。精确到达比较器(189、330)的输出123的状态改变将始终比该精确到达比较器(189、330)的输入114的状态改变晚一个小的随机的时间量，这个时间量取决于该精确到达比较器(189、330)的判断阀值附近的不确定窗口的大小。如图5所示，因为该反馈信号112的到达在T。552和L554之间始终落后，该到达锁定回路(152、154)需要与T,554到T2556相同的时间量来提前反馈信号112的到达而再次达到该到达同步点，因为该反馈信号112在T。552和T2556之间的整个时段以恒定的速率回转(slewing)。不过，该到达比较器(189、330)将不会翻转其输出123，直到T2556之后一小段时间、在T3560，因为该反馈信号112必须跨过该判断阀值以使得该精确到达比较器(189、330)翻转其输出123。因此，使用精确到达比较器(189、330)可该精确到达比较器(189、330)的输出123将保持在当前状态持续稍长于该输入114实际要求的周期。结果，Ti554和T3560之间的时间段将比T。552和L554之间的时间段长一个较小且随机的时间量。图6示出该反馈信号112的到达如何跨越该判断阀值的放大示意图。图6的水平轴是到达时间差，而纵轴是基准信号110的到达时间，该基准信号110以固定的速率到达，并且三条斜线表示该反馈信号112到达跨越该基准信号110到达之前和之后的三个可能的到达对比。线A310表示当该到达时间差在变更符号附近时，该反馈信号112到达发生在该判断阀值的不确定窗口(-L304)的负端附近的情况；线A310的到达时间差如下一在t二-L处远大于负的窗口，在t二0处靠近在正的窗口内(Tu302)的不确定窗口(-Tu304)的负的边沿，以及在t^L处靠近到达同步并且在1=2*^时在该正窗口(Tu302)的外面。当根据A310该反馈信号112的到达跨过该基准信号110到达时，该反馈信号112在0和L302之间进入该正的不确定窗口一次。该线B306表示当反馈信号112的到达以与线A310同样的速率发生并且该反馈信号112的到达与该of基准信号110到达的几乎同步的情况。线B306的到达时间差如下一在t=-L处恰在该负窗口(-Tu304)外面，在负方向一点，并且在t=0处靠近到达同步，在t二L处靠近正窗口(Tu302)的边缘，在t=2*TR处在该正窗口(Tu302)外面。当该反馈信号112的到达按照线B306跨过该基准信号110的到达，该反馈信号112也将在0和L302之间进入该正不确定窗口一次。该线C308表示当该基准信号112的到达的到达以比前两种情况高得多的速率发生并且该基准信号112的到达在-Tu304和Tu302之间跳过整个不确定窗口的情况。当这种情况发生时，该到达对比的结果就变得更加可预测并且和该频率扩展随机性更小。当反馈信号112和基准输入信号110之间的到达时间差由负变为正时，该反馈信号112必须在0和Tu302之间访问该正的不确定窗口至少一次，从而由于该不确定窗口在该判断阀值附近，该精确到达比较器(189、330)产生不可预测的等待延迟时间一这就是该非线性到达锁定回路(152、154)如何利用随机频率调制产生扩展频谱时钟输出信号。类似地，当反馈信号112和基准输入信号110的到达时间差由正变为负，该反馈信号112必须在0和-Tu304之间访问该负的不确定窗口至少一次，以便当该反馈信号112的到达跨过到达同步点时，该精确到达比较器(189、330)以产生不可预测的等待延迟时间。为了保证该反馈信号112在-L304和L302之间不会跳过该不确定窗口，该到达锁定回路(152、154)的转换速率或加速度(a)在一个到达对比周期中不能促使该反馈信号112超过该不确定窗口大小的一半，如下，<formula>formulaseeoriginaldocumentpage12</formula>方程2其中，TB是该到达对比循环的周期。假设来自该到达比较器的电荷泵输出电流是I，单位为Amp，该回路滤波器的电容是C，单位为Famd，该VC0的调谐灵敏度是K咖，单位为Hz/Volt，该时钟除法器的除数是N，该回路的闭环增益或反馈信号(a)的该转换速率或加速度等于a=I*KVC0/(C*N)方程3如图7所示的精确到达比较器189可在该后面的到达信号一达到就产生新的判断123，到达对比循环由两个到达事件、上述两个输入之一组成。该精确到达比较器189由三个模块组成，即PFD133、极性选择电路142和该输出闩锁156。该PFD133(其由两个触发器(122，119)以及一个与门126组成)产生两个用于该极性选择电路142选择的到达信号；该基准信号110的到达在该基准触发器122的输出产生正的到达信号以及该反馈信号112的到达在该补偿VC0触发器119的输出产生负的到达信号。该极性选择电路142选择先到达的到达信号的极性作为该最终极性输出信号144，从而当该基准信号110先到达时，该最终极性输出信号144为正，以及当该反馈信号112先到达时为负。该最终极性输出信号144在到达对比循环的末端作为升高312和下沉314信号存储器进该输出闩锁156中，以激活或关闭该电荷泵驱动该回路滤波器106以产生该最终误差校正输出115。因为该后到达的信号的到达产生复位信号128以清除该PFD133的触发器而结束到达对比循环，该复位信号128还可以用作该输出闩锁156的触发信号，从而只能当该当前到达对比循环结束时更新该到达比较器189的判断输出123。由于该极性选择电路142的反馈装置的判断锁定机制，所以如图7所示的该精确到达比较器189是精确的。该极性选择电路142由两对AND/0R逻辑门组成;一旦该最终极性输出144输出状态被先到达的信号断言(asserted)，带有反馈的第一对AND136/0R138逻辑门允许先到达的信号阻止后到达信号改变该最终极性输出144的状态，以及该第二对AND141/OR140逻辑门由该第一对AND136/0R138逻辑门的输出产生该最终极性判断输出144。当该基准信号110先到达时，该第一对AND136/0R138逻辑门的認D门136的输出将首先变为正，其将产生正的最终极性输出144并且阻止该第一和第二对認D/OR逻辑门两者的OR门变为负。类似地，当该反馈信号112先到达时，该第一对AND136/0R138逻辑门的OR门138的输出将首先变为负，其将产生负的最终极性输出144，并且防止该第一和第二对AND/OR逻辑门两者的OR门变为正。该最终极性输出144的输出状态将因此保留在由该先到达的信号所确定的状态，直到到达对比循环结束、重置该PFD133的两个触发器。不幸的是，当该两个输入信号之间的到达时间差小于单个逻辑门的传播延迟时间时，该反馈机制产生跳跃判断，因为其占用这么多时间来产生该反馈信号。如果该后到达信号在该反馈信号产生之前到达，该反馈信号将不能彻底阻止该后到达信号，就会产生跳跃判断。该精确到达比较器189因此呈现出+/-判断不确定窗口(单个逻辑门的传播延迟)。幸运的是，因为AND141和0R140门的性质，该跳跃判断将不会向精确到达比较器189产生错误的输出。当该基准信号110先到达，在该第二对AND141/OR140逻辑门的AND141门输出的最终极性信号144应当变为正，以最终变为正的升高信号312，从而在锁定该最终极性输出144后激活源电荷泵127;即使由于跳跃判断而锁定错误的负输出状态，因为在该锁定的升高输出312的负输出将不会激活该源电荷泵127，所以该跳跃判断不会产生该源电荷泵127的错误输出。在整个时间期间，当该第二AND141/0R140逻辑门的该AND141门输出处产生跳跃判断，该第二对AND141/0R140逻辑门的0R门140输出恒定保持为正，因为OR门140在这些输出的任意一个为正时可以产生正输出，从而彻底关闭该下沉电荷泵129，并且也不会产生错误输出。类似地，当该反馈信号112先到，在该第二对AND141/OR140门的OR门140输出处的该最终极性输出信号144应当变为负以最终变为正的下沉信号314以在该最终极性输出144锁定后激活该下沉电荷泵129;即使在该最终极性输出144由于该跳跃判断而锁定不正确的正输出；因为该闩锁的正输出变为负下沉信号314(其将不会激活该下沉电荷泵129)，该跳跃判断也不会从该下沉电荷泵129产生错误的输出。在整个时间中，当在该第二对AND141/OR140逻辑门的OR门140输出处产生跳跃判断，该第二对AND141/0R140逻辑门的AND门141输出恒定保持为负，因为当该输出信号任意一个为负时，OR门产生负输出，从而彻底关闭该源电荷泵127，并且也不产生错误输出。结果，如图7所示的精确到达比较器189只能是产生正确的输出或根本不产生输出，但是其永远不会产生具有错误极性的错误输出。当如图7所示的精确到达比较器189的误差输入信号114从该正侧转至该负侧，只要该误差输入信号114仍在正侧，该精确到达比较器189的判断输出123将因此永不会变为负。如果该到达时间差较小且位于该判断不确定窗口内并且产生跳跃判断，该精确到达比较器189的判断输出123即使在该误差输入信号114移至负侧后仍保持为正；不过，该精确到达比较器189判断输出123可以在任何时候变为负。一旦精确到达比较器189的判断输出123是负，该判断输出123将不确定地(indefinitely)保持为负，并且永远不会变为正，直到该误差输入信号114的极性再次改变。如图7所示的精确到达比较器189可以因此保证在该精确到达比较器189的判断输出123的状态改变将总是比在该精确到达比较器189的误差输入114的状态改变发生的晚。可以简化该精确到达比较器189单端输出并且可以利用如图8所示的双端升高输出312和下沉输出314替换。具有双端输出191的到达比较器在设计上更简单，但是其需要一些手段以将双端升高312和下沉314输出最终转换为单端输出以变成用于该VC0108的最终误差校正输出115。如果需要，还可以将CLR317输入增加到具有如图9所示双端输出的到达比较器，以将该到达比较器193返回到默认状态。因为仅当该频率同步点的到达时间差大于基准信号110的周期才发生周跳，所以该反馈信号112需要行进较长时间以产生该周跳以及该随机频率调制信号的周期会非常长。不幸的是，调制信号的长周期对于扩展频谱时钟生成器是不希望的，因为调制信号的频率会落入可听到的范围内。一种反馈信号112产生周跳所需要的行进时间并且增加随机调制信号的频率的方法是使用先到达比较器和后到达比较器以产生周跳(如图10所示)从而该反馈信号112(现在应当称为准时信号328)不需要行进很远来产生周跳。在具有如图10所示的精确扩展控制330的精确到达比较器的设计中，在该基准信号110比该先到信号326之前刚到达，该先到达比较器就产生升高信号312以触发单触发生成器324，以便产生持续时间等于单触发生成器324时钟周期一半的校正信号，从而提前从该VCO产生的所有三个反馈信号的到达，从而该准时信号328的下一次到达将发生在如果没有校正时的在先信号326到达的时间。类似的，在该基准信号110在该在后信号316之后刚到达，该后到达比较器就产生下沉信号314以触发另一个单触发生成器324，以产生持续时间等于该单触发生成器324的时钟周期一半的校正信号，以延迟由该VCO产生的全部三个反馈信号的到达，从而该准时信号328的下一次到达将发生在该在后信号316在如果没有校正时的到达时间之后。全部三个反馈信号，该在先326，准时328和在后316信号，由利用可编程时钟除法器334建立的状态机从具有固定的相位偏移的VCO的同样的高频时钟信号产生，以及全部三个反馈信号与该基准输入信号110同样的到达对比。该状态机时钟除法器334需要两个控制输入信号，提前输入318和延迟输入320，以选择用于该状态机的时钟除数。在运行的一般状态，当该提前输入318和该延迟输入320两者为假，该状态机334仅仅是一个一个地顺次增加输出状态；在运行的调整状态，该状态机334可以在该提前输入318为真时将其输出状态增加两个量，或者当该延迟输入320为真时保持当前状态而不增加。有该时钟除法器的状态机334产生的时钟信号的到达可因此如我们所需要的提前或者延迟多个该状态机时钟周期的任意时间量。该状态机时钟除法器334的时钟信号可称为高频反馈时钟332。在先信号326和准时信号328之间以及该准时信号328和在后信号316之间的到达时间差相同，这些到达时间差等于该状态机的时钟信号332的一个周期或多个周期，并且还等于该单触发生成器324的时钟信号322的周期(Tcs392)的一半，该生成器产生用于该状态机时钟除法器334的提前318和延迟320信号以产生周跳。具有精确扩展控制330的精确到达比较器的反馈信号的到达的时序图和该周跳时钟322的时序图以及单发324的输出如图11所示。该单触发生成器324的时钟信号322理想地应当具有50%占空因数。结果，当该基准信号110比该在先信号326早到时，该先到达比较器的升高输出312将触发该单触发生成器324以产生持续时间等于该在先信号326和该准时信号328之间到达时间差的脉冲以通过当来自该单触发生成器324的输出的提前输入318为真时在整个时间中跳过下一个状态而提前所有由状态机时钟除法器334产生的反馈时钟信号的到达。类似的，当该基准信号110在该在后信号316之后到达时，来自后到达比较器的下沉输出314将触发另一单触发生成器324以产生持续时间等于该在后信号316和该准时信号328之间到达时间差的脉冲以迫使该状态机时钟除法器334保持在当前状态并且当单触发生成器324的输出的延迟输入320为真时在全部时间中延迟该状态机时钟除法器334产生的所有反馈信号的到达。在该状态机时钟除法器334的一般运行中，当该提前输入318和延迟输入320两者为假时，该状态机时钟除法器334持续一个一个地顺次增加该输出状态直到所有的状态都被访问一次，并且整个过程一次又一次地重复。例如，16位的频率除法器可用作该状态机时钟除法器334以产生16种输状态；该状态机时钟除法器334的输出状态将顺次从状态1运行到状态16，并且一旦所有16个输出都己经访问一次，就回到状态1以再次重新开始整个过程。该延迟输入320可以控制该状态机时钟除法器334以保持在该当前状态，从而当该延迟输入320为真，来自该状态机时钟除法器334的输出信号的周期将变得更长。当对于至该状态机334时钟除法器的该高频时钟输入信号332的周期，该延迟输入320为真时，来自该状态机时钟除法器334的下一个输出信号的到达将发生在后来的高频时钟输入332的时钟周期。另一方面，该提前输入318可以迫使该状态机时钟除法器334跳过该下一个状态，从而当该提前输入318为真时，来自状态机时钟除法器334的输出信号的周期将变短。当对于至该状态机时钟除法器334的高频时钟输入信号332的时钟周期，该提前输入318为真，来自该状态机时钟除法器334的下一个输出信号的到达将在更早的高频时钟输入332的时钟周期到达。例如，假设由该高频反馈信号332定时的可编程的16位的频率除法器用作该状态机时钟除法器334以产生在先326、准时328和在后316信号，待与该基准输入信号110的到达对比;那么到达对比循环的周期将等于16个该高频反馈信号332的时钟周期或等于基准输入信号110的周期。假设该在先326和该准时328信号之间的到达时间差是基准信号110周期的1/16或是高频时钟信号332的一个周期，至该单触发生成器324的时钟输入信号322d的周期将因此为基准信号110周期的1/8。因为该单触发生成器324可产生持续时间等于时钟输入信号322周期一半的输出脉冲，该单触发生成器324因此可产生持续时间等于该到达对比时钟周期的1/16或者该状态机时钟除法器334的高频反馈信号332的全周期的校正信号，从而对该状态机时钟除法器334的校正周期等于该在先信号326和该准时信号328之间以及该准时328和该在后316信号之间的到达时间差。当该在先到达比较器的升高输出312变为真时，该状态机时钟除法器334将因此提前该时钟除法器的所有输出信号的到达，从而如果至该状态机时钟除法器334的提前输入318不为真时，准时信号328的下一个到达将在该在先信号326已经到达的时间到达。类似地，当该后到达比较器的下沉输出314变为真，该状态机时钟除法器334将延迟来自该状态机时钟除法器334的所有输出信号的到达，从而如果至该状态机334时钟的延迟输入320不为真，准时信号328的下一个到达该在后信号已经到达时到达一因此产生周跳。在该先到达比较器和后到达比较器产生的周跳内，该准时信号328仅需要行进比该在先326和该准时328信号之间或该在后316和该准时328信号之间的到达时间差长(其可以是该基准输入信号110周期的一部分)，来触发周跳。因为该在先信号326和该准时信号328之间以及该准时信号328和该在后信号之间的到达时间差决定该扩展频谱时钟输出的频率扩展量，该扩展频谱时钟输出信号上的频率扩展的量可以很容易调整。频率扩展的量和振荡频率可以如下计算，假设来自VC0的信号在周跳发生前可连续跳动的最大总时间等于TP，这也等于该准时信号328从该到达同步点跳动到该频率同步点的时间，该Tp因此等于K*a*;2=M/iV方程4上面方程的左边是该准时信号328在Tp跳动时段内行进的距离。上面方程的右边是该在先信号326和该准时信号328之间的距离比，其中M是高频时钟信号332时钟周期的数量，该在先信号326在该准时信号328之前一个基准输入信号110周期的距离。从上面的方程，我们可以如下计算峰值之间的频率扩展4/和该振荡周期T。sc，4^2*Tp*a方程5T0SC=4*TP方程6单触发生成器324是非常常见的技术，其需要两个输入信号，一个触发输入和时钟输入322，以产生脉冲输出。该触发输入变为真之后不久并且如果该触发输入保持为真超过该时钟输入信号322两个周期，那么就能产生稳定的输出脉冲。该输出脉冲的持续时间可以短到该时钟输入信号322周期的一半，因为其可从该时钟输入信号322的非触发部分产生。至该单触发生成器324的时钟输入信号322可因此称为周跳时钟322(CSclock)，因为其确定将该状态机时钟除法器334的输出信号延迟或提前多长时间，以及周跳时钟信号322理想地应当具有50%占空因数以便精确地产生提前318和延迟320信号，该周跳时钟应当从该高频反馈信号332产生。当使用具有精确扩展控制330的精确到达比较器的非线性到达锁定回路154振荡时，该准时到达比较器将在该最终误差校正输出115上产生随机线性频率跳动调制信号以调制VC0108的频率，这样随循环的持续，频率扩展的持续时间变得越来越长，直到频率扩展的周期长到在该准时信号328上产生周跳，复位该频率扩展至接近零的微小量。理想地，对于线性频率跳动的每个周期，频率扩展的周期增加应当是随机的并且小，从而该线性频率跳动的每个周期变得不可预测的、真正随机，以及该周跳不会非常频繁地产生，因为其需要很多循环的线性频率跳动来增加该频率扩展的周期到足够长来产生周跳。然而，因为低频调制信号每个周期中频率扩展的增加由该精确到达比较器191的随机等待延迟时间确定的，如果该准时信号328在该随机等待延迟时间周期内行进较长距离，该准时信号328的频率扩展的增加会较大。不幸的是，这个恰巧是该到达锁定回路154的情况，因为当该到达同步发生时，该准时信号328的频率扩展时钟在其峰值频率，而该准时信号始终在该随机等待延迟周期内行进较长距离。结果，该准时信号328的频率扩展的增加始终较大。因此，会非常频繁地达到该频率扩展的顶部，由到达锁定回路154生成的该扩展频谱时钟频率扩展的将不会完全随机。.因此，提高由到达锁定回路154生成的频率扩展的随机性的最佳方案是仅仅降低判断不确定窗口的尺寸。因为判断不确定窗口的尺寸是由传播延迟时间的量确定的，并且需要先进的电路制造工艺；不幸的是，这个方案不总是可行的。提高由到达锁定回路154生成的频率扩展的随机性的其他可选方案是随机地切换来自到达比较器191的判断输出信号的极性，如图12所示。因为该非线性反馈控制回路150在相当于非线性反馈控制回路150振荡的一半时间产生正确的和错误的输出，所以，当该非线性反馈控制回路150振荡时，可以翻转非线性误差比较器118的判断输出信号123的极性。因此，就可能使用由随机信号生成器602控制的拨动开关600以随机地翻转该非线性误差比较器118的判断输出信号123的极性以进一步随机来自该非线性反馈控制回路的该扩展频谱时钟输出112，如图13中框图608所示。随机信号生成器602是产生随机信号的电路。使用数字电路实现该随机信号生成器的通常方法是使用最大长度序列技术，通过使用带有许多触发器的反馈回路。理论上，如果触发器的数目是N，那么可由该最大长度序列生成器生成的输出状态的最大数量是2N-1，以及最长序列生成器的输出信号在重复其本身之前具有2N-1个状态。当N的数目变大，该最大长度序列生成器的输出信号就因此变得接近随机。该最大长度序列生成器在扩展频谱通信应用中是非常常见的。在这个应用中，每个数据位由该最大长度序列生成器生成的随机信号扩展以成为2N-1随机片段，这样数字随机信号生成器通常称为随机片段生成器。不管其如何称呼，随机信号生成器或随机片段生成器就是产生随机输出信号的装置。然而，如果我们实施如图13所示的用于该到达锁定回路(152、154)的随机极性切换技术；因为该到达锁定回路(152、154)具有存储器记录当该极性翻转发生时的到达时间差，随机地切换精确到达比较器(189、330)的判断输出信号123的极性，而不切换存储器的极性，如此可以产生较大的频率扩展，因为该到达锁定回路(152、154)将不会再次翻转频率扩展的方向，直到产生周跳以后。不幸的是，在极性翻转发生后，周跳需要非常长的时间才能到达，因为该反馈信号112的到达在该极性翻转后接在错误的方向中，从而该扩展频谱时钟输出的频率扩展变得超乎想象的大。例如，通常的频率扩展循环如图14所示，其是图5在该时间T3560之后的延续；假设该准时到达比较器将其判断输出信号123的极性在T3560翻转为负，并且开始新的频率扩展循环。可以设想在t=T3560后，在这个当前频率跳动循环中不会发生极性翻转；因为该反馈信号112的频率在T3560之后更快，所以该反馈信号112的到达将比该基准信号110的到达更早到达，从而到达比较器(189、330)的判断输出123为负以减慢该反馈信号112的到达。该反馈信号112的到达将由于到达比较器(189、330)的负校正而开始减慢，但是该反馈信号112的到达仍早于该基准信号110的到达，因为反馈信号112的频率仍高得多，从而该到达时间差在T3560后继续负向增加。当该频率误差最终变为零时，该到达时间差将达到最大值，发生在T4562，但是到达比较器(189、330)的输出的极性直到T5565，在最终发生到达时间同步之后才翻转。由于该精确到达比较器(189、330)的随机正的等待延迟时间，T3560和T4562之间的时段稍短于T4562和T5565之间的时段。如果极性翻转发生在时间T4562之前的T6566;因为到达时间误差的极性仍为负和该反馈信号112的到达在该基准输入信号110的到达之前，并且该反馈信号112的频率也仍旧高于该基准输入信号110的频率，在L566的极性翻转将使得该反馈信号112的到达继续在该基准信号110的到达更前面到达。因为短时间内没有任何周跳来翻转频率扩展的方向，因为该反馈信号112的到达现在必须跳动该反馈信号112的全部循环的距离，以到达先前的对比循环中的该基准信号IIO的到达，从而产生周跳以翻转跳动方向，长频率扩展是不可避免的。避免由于随机极性翻转导致的长频率扩展问题的最简单的方案是防止该反馈信号112的频率扩展快速改变方向，从而该回路滤波器106需要较大的时间常数并且当到达比较器(189、330)的判断输出信号123的极性随机切换而没有同时切换回路存储器的极性时，该回路的振荡频率必须是低的。如先前所解释的，不幸的是，低频调制信号对于扩展频谱时钟生成器是不希望的，从而这个方案远非理想方案。避免该大频率扩展问题的最佳方案是在切换该到达比较器(189、330)的判断输出信号123的极性时同时切换该回路的存储器的极性。如前面的示例中，如果我们切换回路存储器的极性，从而在到达比较器(189、330)的判断输出的极性在T6566之后，该存储器变为正；该极性翻转后，该反馈信号112的到达现在落后该基准输入信号110的到达后面。结果，因为在Te566发生极性翻转后，该反馈信号112的到达提前，新的到达时间同步会很快发生(在T7568)，并且避免长频率扩展，T3560和T6566之间的时间段应当与L566和T7568之间的时间段大约相同。因此，到达比较器(189、330)的判断输出123的极性的翻转应当只持续很短的时间并且应当只持续当前循环在该极性翻转发生之前行进的时间段。基于这个原理，用于极性翻转的状态机必须在下面的算法下运行。用于极性翻转的状态机386包括五个模块1.计数模块426包括A.由高频时钟390定时的饱和(saturatable)N位加减计数器384具有U/D输入604、保持输入428和复位输入430和顶部计数(topcount)输出432、底部计数(bottomcount)输出434、默认计数输出436、默认计数-l输出438和默认计数+1输出440;B.OR门442从两个AND门444和446产生保持输入428。当最终极性输出604和顶部计数输出432为真时，该AND门444的输出变为真。当该底部计数434为真但是该最终极性输出604为假时，该AND门446输出变为真。2.加减模块420包括A.由高频时钟390定时的加减触发器374，具有激活输入、设置及复位输入，以及加减判断输出123以存储该到达比较器191的加减判断输出的当前状态；B.AND门448产生用于该加减触发器374的设置输入，以及该到达比较器191的升高输出信号312为真和该加减触发器374的判断输出123为假时，AND门448的输出变为真；C.以及AND门450产生用于该加减触发器374的复位输入，以及当该到达比较器191的下沉输出信号314和该加减触发器374的判断输出123两者都为真时，该AND门450的输出变为真。3.切换模块424包括A.由高频时钟390定时的、具有激活输入和设置及复位输入的切换触发器382产生用于极性翻转拨动开关600的切换控制输出信号454;B.AND门456产生用于该切换触发器382的设置输入信号，以及当该翻转输入572为真而该计数模块426的切换控制输出454和默认计数输出436都为假时，AND门456的输出变为真；C.OR门458组合两个AND门460和462的输出以产生用于该切换触发器382的复位输入信号。当该计数模块426的默认计数+1440为真但是该最终极性输出604为假时，该AND门460变为真，以及当该默认计数-1438和该最终极性输出604都为真时，该AND门462变为真。4.复位模块422包括A.复位触发器380，由高频时钟390定时，具有激活输入和数据输入以生成用于该加减计数器384的复位信号430;B.OR门464，通过该加减触发器374的状态输入的改变组合以产生用于该复位触发器380的数据输入。5.以及极性换向开关600，其由该切换控制信号454控制以接收该加减判断123输出的一般输出或该加减模块420的翻转加减判断输出123中的一个作为该最终极性输出604。该极性翻转的状态机386可按如图15所示实施，其需要两个来自该准时到达比较器191的输入，即该升高信号312和该下沉信号314，以及随机信号生成器602或任何随机产生输出信号的源的独立的翻转输入572。来自该准时到达比较器191的两个输入信号(升高312和下沉314)可通过使用图7所示的到达比较器的判断输出123组合为一个信号来替代升高312和下沉314信号；然而，如果我们这样做，就再需要两个电源。来自该加减触发器374的判断输出123作为数据输入馈入拨动开关600，其选择来自该加减触发器374的一般判断输出123或翻转判断输出中的一个作为用于该饱和N位加减计数器384以及用于驱动该回路滤波器106的电荷泵输出驱动器的最终极性输出604。当加减触发器374的当前状态为真(H)或高电平，来自该准时到达比较器191的真值下沉信号314将把该加减触发器374复位至假(L)或低电平；当加减触发器374的当前状态为假(L)或低电平，来自该准时到达比较器191的真值升高信号312将把该加减触发器374设为真(H)或高电平。该加减触发器374的输出在所有其他条件都保持在当前状态。当加减触发器374的当前状态不等于加减触发器的下一个状态时，该复位触发器380将变为真以将该饱和加减计数器384复位至默认状态436。该饱和加减计数器384的默认状态(2N—"436在该饱和N位加减计数器384的顶部计数432和底部计数434中间。该切换触发器382将在下面时间设置1.该切换触发器382的当前状态没有设置以及2.该饱和加减计数器384的当前状态不在该默认状态并且也不在饱和状态，以及3.该翻转输入572为真。该切换触发器382将在下面时间复位1.该饱和加减计数器384的当前状态是默认计数-l[(2N—')-1]438和该加减控制604为真(高)或者2.该饱和加减计数器384的当前状态是默认计数+1[(2N—"+1]440和该加减控制604为假(低)在设置状态中不允许该加减触发器374和该复位触发器380和切换触发器382改变该切换触发器382的当前状态。该N位加减计数器384是饱和计数器，从而该N位加减计数器384不能上溢或下溢。当该加减计数器384的状态达到该顶部计数432以及该加减控制604为真时，该保持输入428信号将变为真，从而该加减计数器384的状态将保持在该顶部计数432;当该加减计数器384的状态达到该底部计数434并且该加减控制604为假时，保持输入428信号也将变为真，从而该加减计数器384的状态将保持在该底部计数434。因为只要在该准时到达比较器191做出新的判断以翻转频率扩展的方向的同时该切换触发器382不在设置状态，该N位加减计数器384就会复位，所以该N位加减计数器384在该极性翻转输入变为真之前保持该存储，持续频率跳动的当前循环的行进时间。当该准时到达比较器191产生输出以翻转该频率扩展的方向并且如果该切换触发器382不在设置状态时，该加减触发器374将改变其输出状态123至新的状态并且该加减计数器384将在之后立即复位至该默认状态436。该加减计数器384根据加减触发器374的新的判断输出123增加计数或减少计数。加减计数器384的状态将持续向上计数或者向下计数，直到翻转输入572变为真，或该加减计数器384最终饱和或该准时到达比较器191产生新的输出以再次翻转该频率扩展的方向。当该反向输入572变为真而该切换触发器382还未处于设置状态并且该加减计数器384不在该默认状态436且不饱和时，该切换触发器382将设为翻转最终极性输出604的极性。一旦该切换触发器382变为设置状态，其将保持在该设置状态直到该加减计数器384的状态返回该默认状态436。当该切换触发器382设置期间，加减计数器384的方向和最终极性输出604的极性都翻转。该加减计数器384需要与当前循环在翻转输入572变为真之前所持续的相同时间量来将该加减计数器384返回为该默认状态。结果，该极性翻转只能持续与当前循环在翻转输入572变为真之前持续的时间一样长。利用这个算法，由随机信号源602控制的极性翻转将不会产生大的频率扩展同时仍允许该频率扩展变得更加随机。如图14所示，因为当准时信号328的频率扩展靠近其峰值时，始终发生该到达同步(在L556)，该准时信号328的频率跳动由于该精确到达比较器(330，340)的随机正等待延迟时间而在该频率跳动翻转在L560转动的方向之前将始终比所需要持续时间长。如果L554和T2556之间的时段等于该在先信号326和该准时信号328之间的到达时间差，那么L554和T3560之间以及L和T4562之间的时段必须比该在先信号326和准时信号328之间的到达时间差长。结果，在频率跳动的极性在T3560翻转后，周跳将在准时信号328的频率扩展跨过位于T4562的时钟中间频率之前发生但是永远不会在之后，因为T3560和T4562之间的时段比该准时信号328和在先信号326之间的到达时间差长。因为周跳的生成是由该判断阀值附近的随机噪声确定的，周跳的生成是随机的，以及该周跳信号404可用来切换该极性换向开关600以更加随机该时钟的频率扩展。使用该周跳信号404以切换该极性换向开关600可以因此节省随机信号生成器602所需的大量硬件。不过，因为该周跳信号404始终在该准时信号328频率扩展跨越该时钟中间频率之前发生，如果该周跳信号404经常切换该极性换向开关600，该周跳会阻止该准时信号328跨过24该时钟中间频率并且将准时信号328的频率扩展限制为只有总的频率扩展的一半。结果，该周跳信号404—定不会经常切换该极性换向开关600，并且该周跳信号404可以切换该极性换向开关600的最快速率是交替地(alternatively)或是周跳信号404的速率的一半，从而该周跳信号404必须至少允许该准时信号328的频率扩展交替地通过并且跳出该时钟中间步页率，以及该周跳信号404必须以低于周跳信号404速率一半的任何速率切换该极性换向开关600。图16是由该延迟320和提前318输入生成翻转信号572的示意图。在这个设计中，该周跳信号404通过使用OR门402在被频率除法器398分频之前结合该延迟320和提前318输入而产生。该频率除法器398的标度比M比必须大于2。然后，被分频的周跳信号触发单触发生成器324以产生该翻转信号572。使用该周跳信号404来翻转来自准时到达比较器191的输出信号的极性可节省建立随机信号生成器602所需的大量硬件；然而，因为该周跳404会有规律地在该频率跳动扩展的每隔一个循环发生以翻转来自准时到达比较器191的输出信号的极性，所以该周跳信号404会产生不希望有的该调制信号的低频子谐波。如果调制信号的频率高，使得该频率调制信号的低频子谐波的频率仍高于30Khz，该调制信号的低频子谐波就不是问题。该当该调制信号的频率接近30Khz时，不应当允许周跳信号404翻转准时到达比较器191的输出信号的极性。因此，该周跳信号404需要一个与频率相关的约束机制以避免从该调制信号产生子谐波。因为该饱和加减计数器384保持在该当前频率跳动循环已经经过的时刻，所以其可用作阈值(go-no-go)标准以确定当前频率跳动循环的频率是否过低并且是否激活该约束机制以防止该周跳信号404翻转该准时到达比较器191的输出信号的极性。因为如果频率跳动循环的周期长，该饱和加减计数器384的计数将较大，因此，我们可以通过检查该饱和加减计数器384是否饱和来确定该调制信号的频率是否低于确定的阀值。如果该饱和加减计数器384饱和，该频率跳动循环的当前周期一定过长以及该调制信号的频率一定过低，此时就不应当允许该周跳信号404翻转该准时到达比较器191的判断输出信号的极性。因此，该加减计数器384的最大计数确定允许周跳信号404翻转来自准时到达比较器191的输出信号的极性的当前跳动循环的最大周期。利用这个算法，该加减计数器384的保持输入428也可用作该切换触发器382的关闭信号，从而，仅当该加减计数器384不饱和时允许切换来自准时到达比较器191的输出信号的极性，并因此避免低频子谐波。极性翻转386的状态机和该随机信号生成器602两者应当由高频时钟390利用比该基准输入信号110的频率高得多的频率定时，以便降低由于该加减触发器374导致的等待延迟。尽管使用具有如图10和12所述的精确扩展控制(330，340)的精确到达比较器可以产生带有较小和精确频率扩展的扩展频谱时钟；因为该状态机时钟除法器334的提前输入318和该延迟输入320实际上调制该扩展频谱时钟信号332的频率，所以，当该准时328信号的频率对于该提前输入318或延迟输入320移动过快而不能校正时，该到达锁定回路154可以进入这两个饱和状态之一。这个在该功率上升过程中会成为问题，因为该基准输入110和准时信号328的频率会在较大范围内快速移动。当该准时信号328的频率远在该基准输入信号110的频率之上时，该后到达比较器将激活触发该单触发生成器324的下沉输出314以产生校正输出，作为延迟信号320以延迟准时信号328的到达；同时，该准时到达比较器的下沉输出314也将激活该下沉电荷泵129以产生该最终误差校正输出电压115来降低该准时信号328的频率。因此，该后到达比较器和该准时到达比较器两者一起运转以快速降低该频率以及延迟该准时信号328的到达。然而，因为在周跳之后该准时到达比较器的下沉输出314会变为假以及该准时到达比较器的升高输出312变为真，该准时到达比较器会改变该判断以在周跳之后升高准时信号328的频率并且产生准时信号328的频率的错误校正。如果该准时信号328的频率上的错误校正超过来自延迟输入320的到达的校正，该准时信号328会被截留和该到达锁定回路154将失灵。如果该在先和后到达比较器因为来自准时到达比较器的判断输出123始终是精确的并且该到达锁定回路154独自而没有在先和后到达比较器仅具有一个稳定运行点而不会使用，那么该到达锁定回路154将永远不会被截留。然而，在有在先和后到达比较器的情况下，该准时到达比较器会由于在先或后到达比较器产生的周跳而产生错误校正，从而该到达锁定回路154会被截留。为了解决截留问题，首先，我们需要检测到截留的发生；一旦检测到截留，我们只需要暂时关闭产生导致截留的周跳的那个到达比较器直到稳定锁定该到达锁定回路154。在没有由该在先或后到达比较器产生的周跳的干扰下，该准时到达锁定回路154会将该准时信号328的到达快速锁定至该基准输入信号110的到达。一旦将该准时信号328的锁定至该基准输入信号110的到达，那么在先和在后到达比较器会再次激活以调节该该扩展频谱时钟输出信号332的频率扩展。为了检测截留的发生，我们需要监测来自该单发发生器324的提前318和延迟320信号。如果该后到达比较器生成的延迟信号320不能产生足够的延迟以减慢准时信号328的频率校正，那么该到达锁定回路154将被截留；以及该在先到达比较器将永远不会有机会激活该升高输出312以产生该提前信号318。结果，我们可以使用看门狗电路394通过监测该提前输入318来检测由于该后到达比较器导致的截留。如果我们使用该提前输入信号318作为该看门狗394的该复位输入，以及如果该提前信号318在一定时段内不活动，那么该到达锁定回路154—定会被该后到达比较器截留，从而该看门狗电路394必须产生一个输出信号来开通该后到达比较器以关闭该延迟信号320并去除该截留。一旦再次出现来自该在先到达比较器的提前信号318，该看门狗394将立即释放复位，并且该后到达比较器将再次变为活动以产生周跳来调节该频率扩展。类似地，如果由于该在先到达比较器导致发生截留，我们需要监测该延迟输入信号320和将该延迟输入信号320作为该复位输入连接至另一看门狗电路394以产生用于该在先到达比较器的开通信号。利用增加到该到达比较器360的看门狗394，该到达锁定回路154将永远不会被截留。在该到达锁定回路154运行的一般状态中，此时利用精确频率扩展产生一般扩展频谱时钟输出信号332;尽管每个提前318和延迟320信号是随机生成的，但是提前318和延迟320信号的生成在固定的间隔时间上以某个恒定速率发生。然而，如果该到达锁定回路154被截留在两个截留饱和状态任一个中，那么该提前318或延迟320信号的任意一个将不存在，从而我们可通过监测提前318和延迟320信号的发生来检测截留的发生。该看门狗电路394可由简单的波纹计数器构成，该计数器具有复位输入和时钟输入。低频时钟信号WDclock396可用作该看门狗394的时钟输入信号以节省大量该波纹计数器所需的硬件。如果该复位输入有规律地达到该看门狗394，那么该看门狗394将被有规律地复位至该默认负状态并且将永远不会有机会产生正输出状态以及清理该到达比较器，但是如果该看门狗394的复位输入在该看门狗394波纹计数器最终产生正输出状态需要的时间长的时段内都不存在，那么该看门狗394将产生正输出信号以清理该到达比较器并去除该截留。当至该看门狗394的复位输入信号最终再次达到时，看门狗394的正输出状态将被立即复位至该负默认输出。权利要求1、一种使用到达锁定回路产生扩展频谱时钟信号的系统，所述到达锁定回路包括非线性到达时间比较器，具有接受基准信号的第一比较器输入端；第二比较器输入端；和第一比较器输出端；回路滤波器，具有耦接到所述第一比较器输出端的回路滤波器输入端；和回路比较器输出端；以及电压控制振荡器(VCO)具有耦接到所述回路比较器输出端的VCO输入端；和耦接到所述第二比较器输入端的VCO输出端；由此所述到达锁定回路产生具有随机频率调制和可控变化的频率扩展的扩展频谱时钟信号。2、根据权利要求1所述的系统，其中所述非线性到达时间比较器包括准时到达比较器，生成利用随机低频调制信号调制的扩展频谱输出信号；在先到达比较器；和在后到达比较器；所述在先到达比较器和所述后到达比较器生成周跳，限制所述扩展频谱输出信号的频率扩展。3、根据权利要求2所述的系统，进一步包括用于生成具有准时信号到达时间的准时信号的装置；用于生成具有在先信号到达时间的在先信号的装置；其中当所述基准信号到达时间先于所述在先信号到达时间时，所述在先到达比较器产生升高信号，该升高信号生成校正信号以使得下一个准时信号具有在未校正的在先信号已经到达时刻出现的准时信号到达时间。4、根据权利要求3所述的系统，进一步包括用于生成具有在后信号到达时间的在后信号的装置；其中当所述基准信号到达时间在所述在后信号到达时间之后时，所述后到达比较器产生升高信号，该升高信号生成校正信号以使得下一个准时信号具有在未校正的在后信号已经到达时刻出现的准时信号到达时间。5、一种使用到达锁定回路产生扩展频谱时钟信号的方法，包括使用所述到达锁定回路产生扩展频谱时钟信号，所述扩展频谱时钟信号具有随机频率调制和可控的变化的频率扩展。6、根据权利要求5所述的方法，进一步包括使用准时到达比较器生成利用随机低频调制信号调制的扩展频谱输出信号；使用在先到达比较器和在后到达比较器产生周跳，其中所述周跳限制所述扩展频谱输出信号的频率扩展。7、根据权利要求6所述的方法，进一步包括生成具有准时信号到达时间的准时信号；生成具有在先信号到达时间的在先信号；其中当所述基准信号到达时间在所述在先信号到达时间之前时，所述在先到达比较器产生升高信号，该升高信号产生校正信号以使得下一个准时信号具有在未校正的在先信号已经达到的时刻出现的准时信号到达时间。8、根据权利要求7所述的方法，进一步包括生成具有在后信号到达时间的在后信号；其中当所述基准信号到达时间在所述在后信号到达时间之后时，所述后到达比较器产生升高信号，该升高信号生成校正信号以使得下一个准时信号具有在未校正的在后信号已经到达的时刻出现的准时信号到达时间。全文摘要说明一种到达锁定回路技术以利用随机频率调制和精确可变频率扩展产生扩展频谱时钟信号的新技术。该到达锁定回路包括三个模块，精确扩展控制具有到达比较器，该回路滤波器和该VCO。到达锁定回路在某个频率不稳定并且振荡以产生在最终误差校正输出上的低频调制信号来扩展来自VCO的高频输出信号的频率。该低频调制信号每个循环中的频率扩展的周期也会循环之间增加较小的随机的时间量，直到频率扩展的周期长到在到达比较器输入产生对该准时信号的周跳以将频率扩展的周期复位至较小量。文档编号H04B17/00GK101584136SQ200780043898公开日2009年11月18日申请日期2007年9月28日优先权日2006年9月28日发明者文·T·林申请人:吉斯通半导体有限公司