专利名称：一种时钟设计方法及时钟装置的制作方法
技术领域：
本发明涉及数字通信技术领域，具体而言本发明涉及通信设备中 的时钟同步技术。
背景技术：
数字通信是用数字信号作为载体来传输消息，或用数字信号对载 波进行数字调制后再传输的通信方式。数字通信可传输电报、数字数 据等数字信号，也可传输经过数字化处理的语声和图像等模拟信号。 数据通信可分为同步通信和异步通信两大类，其中同步通信要求接收 端时钟频率和发送端时钟频率一致，发送端发送连续的比特流。同步 通信传送时，数据传输的效率高，通常用在高速传输数据的系统中。 异步通信时不要求接收端时钟和发送端时钟同步。发送端发送完一个 字节后，可经过任意长的时间间隔再发送下一个字节。异步通信的通 信开销较大，接收端可使用廉价的、具有一般精度的时钟来进行数据 通信。异步通信方式实现比较容易，适用于低速通信。
因此，在目前的通信系统中，同步是通信网内各种设备之间相互 通信的基础，如果没有良好的同步，数字信息在传递过程中就不可避 免地会出现误码、滑码等现象，从而造成通信质量的下降。根据业务 的不同，它的影响程度也不同。例如，对于语音通话来说会听到呼嗒
声；传真业务会造成信息不全；数据业务丟包率会增高；图像传送会 出现模糊不清等现象。因此为了确保业务质量，时钟同步系统在通信 网中是必不可少的。可靠的时钟设备是通信设备的业务保证，所以必 须为通信设备提供稳定可靠的时钟。
时钟的好坏直接影响到数字通信网能否正常工作，因此时钟源的 稳定可靠至关重要。传统的提供时钟的方案是通过一个高稳定度的参考时钟源进行时钟分发，通过时钟锁相板卡为需要时钟的设备提供时 钟信号。如图1所示，为现有技术的一种提供时钟方案的示意图。其 中，时钟源信号提供给时钟锁相板卡，时钟锁相板卡输出时钟信号11 进入到时钟驱动板卡，时钟驱动板卡利用信号11驱动成多路时钟信号 12输出，提供给需要时钟的设备。
传统的提供时钟的另一种方案是时钟装置能提供两个时钟源，通 过简单的主备切换，即在主用时钟源出现故障后，切换到备用的时钟
板卡。如图2所示，为现有技术的一种提供时钟方案。其中，时钟源 信号提供给时钟锁相板卡，时钟锁相板卡输出时钟信号21进入到时钟 驱动板卡，时钟驱动板卡利用信号21驱动成多路时钟信号22输出， 提供给需要时钟的设备。当主用时钟源出现故障，通过双机互控线切 换到备用的时钟板卡。
通过分析，上述现有的技术方案主要存在如下缺陷 上述方案一中，如果时钟锁相板卡出现故障，需要时钟的设备将 面临没有时钟的危险。另外，如果时钟驱动板卡出现故障，也会使得 需要时钟的设备将面临没有时钟的危险。上述方案二中，当时钟锁相 板卡出现故障，双机互控切换机制只负责板卡之间的切换，即使切换 成功，时钟信号也容易出现时钟相位瞬变，会影响需要时钟的设备的 正常工作。同样，如果时钟驱动板卡出现故障，也会使得需要时钟的 设备将面临没有时钟的危险。
发明内容
本发明要解决的问题是提出 一种时钟设计方法及时钟装置，以克 服上述现有技术中的一个或多个缺点。本发明提出的技术方案，可以 为通信设备提供稳定可靠的时钟信号。
为了达到上述目的，本发明的实施例公开了一种时钟设计方法， 包括以下步骤
一路或多路时钟源信号输入到两块时钟锁相板卡；
每块所述时钟锁相板卡输出一路主备用信号连接到一块时钟驱动信号，两块所述时钟锁相板卡之间相互提供时钟信号，且两块所述时
钟锁相 一反卡之间通过双才几互控线相连；
每块所述时钟驱动板卡给需要时钟的设备分配时钟信号。 根据本发明的实施例，每块所述时钟锁相板卡为每块所述时钟驱
动板卡提供一路时钟信号包括所述时钟锁相板卡根据参考时钟优先 级配置表，选择优先级最高的输入时钟信号提供给相连的所述时钟锁 相板卡和所述时钟驱动板卡。
根据本发明的实施例，两块所述时钟锁相才反卡之间通过双机互控 线相连包括使用逻辑电路设计实现时钟板卡双机切换。
根据本发明的实施例，每块所述时钟驱动板卡给需要时钟的设备 分配时钟信号包括所述时钟驱动板卡根据输入的所述主备用信号，
信号驱动成多路时钟信号输出给需要时钟的设备。
根据本发明的实施例，所述需要时钟的设备从时钟驱动板卡提供
的多路信号中选出一路作为工作时钟。
本发明还提出一种时钟设计方法，包括以下步骤 一^各或多^各时钟源信号输入到n块时钟锁相板卡，所述n至少为
每块所述时钟锁相板卡输出一组主备用信号连接到一块时钟驱动
信号，每块所述时钟锁相板卡之间相互提供时钟信号，且每块所述时
钟锁相板卡之间通过多机互控线相连；
每块所述时钟驱动板卡给需要时钟的设备分配时钟信号。 本发明还提出一种时钟装置，包括两块时钟锁相板卡、两块时钟
驱动板卡和时钟检测模块，
所述时钟锁相板卡，用于接收一路或多路时钟源信号，并输出一
路主备用信号和两路时钟信号，两块所述时钟锁相板卡之间相互提供
时钟信号，两块所述时钟锁相板卡之间通过双机互控线相连；
7所述时钟驱动板卡，用于连接一路主备用信号和连接两路时钟信
号，每块所述时钟驱动板卡给需要时钟的设备分配时钟信号；
所述时钟检测模块，用于选择所述时钟驱动板卡输出的多路时钟
信号，从中选出一路提供给需要时钟的设备模块。
才艮据本发明的实施例，两块所述时钟锁相板卡之间通过双才几互控
线相连包括使用逻辑电路设计实现时钟板卡双机切换。
根据本发明的实施例，所述时钟驱动板卡包括选择模块和时钟驱
动模块，
所述选择模块，用于根据所述时钟锁相板卡输入的主备用信号， 时钟驱动模块；
所述时钟驱动模块，利用输入的时钟信号，将该信号驱动成多路 时钟信号输出。
根据本发明的实施例，所述时钟驱动板卡给所述需要时钟的设备 分配至少两路时钟信号，所述需要时钟的设备包括时钟检测模块
所述时钟检测模块，根据输入的所述至少两路时钟信号，从中选 择出 一 路作为所述需要时钟的设备的工作时钟。
根据本发明的实施例，所述时钟检测模块，对输入的所述至少两 路时钟信号进行检测，如果发现一路时钟源有故障，则切换到另外一 路。
本发明还提出 一种时钟系统的控制方法，包括以下步骤
主用时钟锁相板卡对输入的时钟源信号进行锁相，输出所述主用 时钟锁相板卡的时钟信号，同时将所述主用时钟锁相板卡的时钟的参 考源送给备用时钟锁相板卡，所述主用时钟锁相板卡检测自身的时钟 与运行情况，通过双机互控线通知所述备用时钟锁相板卡；
所述备用时钟锁相板卡对主用时钟锁相板卡送来的时钟进行锁 相，输出所述备用时钟锁相板卡的时钟信号，同时检测自身的时钟与 运行情况，通过双机互控线通知所述主用时钟锁相板卡；
每块所述时钟锁相板卡输出一路主备用信号连接到 块时钟驱动 8板卡，每块所述时钟锁相板卡为每块所述时钟驱动板卡提供一路时钟 信号。
根据本发明的实施例，当所述备用时钟锁相板卡发现所述主用时 钟锁相板卡出现故障，则通过双机互控线，将所述备用时钟锁相板卡 升为主用板卡，将原来的所述主用时钟锁相板卡降为备用板卡，其中 时钟的参考源不变。
根据本发明的实施例，两块所述时钟锁相板卡通过主备用信号选 择来自两块所述时钟驱动板卡的时钟信号，把选定的时钟进行驱动输 出。
根据本发明的实施例，需要时钟的设备接收两块时钟驱动板卡输 入的时钟信号，其中，所述输入的时钟信号来自同一个时钟的参考源， 所述需要时钟的设备对所述输入的时钟信号进行检测，选择一路时钟 信号作为工作时钟，当正在使用的时钟信号发生故障，则切换到另一 路时钟信号。
本发明提出的技术方案，可以为通信设备提供可靠的时钟信号。 本发明提出的技术方案，可以广泛应用于数字通信领域需要时钟的各
种设备。本发明提出的技术方案具有以下 一 个或多个优点
1、本发明提出的时钟设计方法结构清晰，实现容易，只需要对现
有的时钟装置进行适当改造即可实现。
2 、本发明的技术方案提供的时钟信号相对于现有的时钟信号更稳定。
3、 本发明提出的技术方案具备时钟冗余设计，在有节点出现时钟 故障时，也不会对系统时钟造成影响，极大提高了时钟的可靠性。
4、 利用本发明提出的技术方案，使用时钟的设备在时钟切换的时 候也不会出现时钟抖动的现象。
图1为现有技术的一种提供时钟方案的示意图； 图2为现有技术的另一种提供时钟方案的示意图；图3为本发明的时钟设计方法的示意图4为本发明的实现时钟板卡双机切换的双机控制模块的控制信
号示意图5为本发明的时钟驱动板的示意图； 图6为本发明的需要时钟的设备的示意图； 图7为本发明的时钟装置的示意图； 图8为本发明的时钟系统控制流程图。
具体实施例方式
下面结合附图和实施例，对本发明的具体实施方式
作进一步详细 描述
本发明提出了一种时钟设计方法，本方法包括以下步骤
一路或多路时钟源信号输入到两块时钟锁相板卡；
每块所述时钟锁相板卡输出一路主备用信号连接到一块时钟驱动
信号，两块所述时钟锁相板卡之间相互提供时钟信号，且两块所述时 钟锁相 一反卡之间通过双冲几互控线相连；
每块所述时钟驱动板卡给需要时钟的设备分配时钟信号。 作为本发明的实施例，如图3所示，为本发明的时钟设计方法的 示意图。多路时钟源信号输入到每一块时钟锁相板卡中。为了更好地 阐述本发明的主旨，在本实施例中引入参考时钟选择表、时钟优先级 配置表对本发明进行说明。在本实施例中，时钟锁相板卡通过读取参 考时钟选择表以选择时钟的参考源。
在本实施例中，优选地，参考时钟选择表中最多有7路可用的参 考时钟。其中，5路由外部直接输入到本时钟锁相板卡。另夕卜2路由 相邻的时钟锁相板卡输入，如图3中的线路35所示。5路由外部直接
相板卡的参考时钟优先级配置表获得，2路由相邻的时钟锁相板卡输 入的参考时钟优先级由双机通信数据包中相邻时钟锁相板卡输入的2路参考时钟优先级信息字决定。
和时钟在当前时刻是否可用，选择合适的时钟的参考源。
为时钟的参考源的情况。作为本发明的另一个实施例，时钟的参考源 选4奪时钟锁相板卡的内部时钟作为参考源。例如，可以使用时钟锁相 板卡的内部时钟作为时钟的参考源，这种情况下时钟锁相板卡将不需 要外部参考时钟输入，时钟的参考源为时钟锁相板卡的本振时钟或本
冲展的记忆时钟。如图3所示，该时钟通过线路35输入到相邻的时钟锁 相板卡，此时相邻的时钟锁相板卡应该跟踪该参考时钟，并对该时钟 信号锁定后输出提供给时钟驱动板卡。通常，也将内部时钟安排在参 考时钟选择表中，将其优先级排在外部输入的参考时钟之后。
时钟锁相板卡确定时钟的参考源后，即选定时钟源信号后，时钟 锁相板卡为时钟驱动板卡提供时钟信号31,该时钟信号为时钟锁相板 对输入时钟源锁定后的时钟信号。同时时钟锁相板卡为时钟驱动板卡 提供主备用信号34。
如图3中的线路33所示，为两块时钟锁相板卡之间通过双机互控 线相连，以实现时钟板卡双机切换。作为本发明的实施例，时钟板卡 双机切换是通过逻辑电路设计实现。由于使用的是逻辑电路设计，当 两块时钟锁相板卡之间切换时，切换时间很短，对需要时钟的设备影 响非常小。
控制模块的控制信号示意图。图4中的控制信号说明如下
ACT—T:本板卡向另外一块板卡发送的本板主备用信息，如果本
板为主用，是低电平，如果本板为备用，是高电平。
ACT—R:本板卡接收另外一块板卡的主备用信息，如果另外一块
板卡为主用，是低电平，如果另外一块板卡为备用，是高电平。
HRST—T:本板卡发送到另外一块板卡的复位信号，如果复位另外
一块板卡，电平是一个低电平脉沖，另外一块板卡被复位，复位后板
ii卡变成备用。
HRST一R:本板卡接收另外一块板卡的复位信号，如果电平是一 个低电平脉沖，本板卡被复位，复位后板卡变成备用。
LINK:两块板卡之间有通信接口，该信号是对连接状态的指示； j氐电平表示通信正常，高电平表示通信不正常。
ACT:经过上述5路信号线的逻辑综合判断，逻辑电路可以有多 种实现方法，该信号是每块板卡自己使用，如果是低电平表示本板主 用，如果是高电平表示本板备用。
ACT一T与ACT—R信号是互斥关系，不能同时为高电平或低电平； HRST一T与HRST—R信号不能同时为低电平。
如图5所示，为本发明的时钟驱动板的示意图。作为本发明的实 施例，时钟驱动板根据主备用信号，从两块时钟锁相板卡中选择出一 路时钟，然后驱动成多路，输出多路时钟信号供需要时钟的设备使用。 主备用信号为图3中线路34所示。在图3中，两路主备用信号34为 互斥的关系，即如果时钟锁相板卡A输出的主备用信号34为高电平， 让时钟驱动板卡A选择的时钟信号来自于时钟锁相板卡A,则时钟锁 相板卡B输出的主备用信号34为低电平，让时钟驱动板卡B选择的 时钟信号同样来自于时钟锁相板卡A。这样，就能保证各块时钟驱动 板卡的参考时钟来自同一个时钟源。
如图6所示，为本发明的需要时钟的设备的示意图。作为本发明 的实施例，需要时钟的设备从时钟驱动板卡提供的两路信号中选出一 路作为工作时钟，将工作时钟提供给需要时钟的模块。作为本发明的 实施例，提供时钟信号给需要时钟的设备的多块时钟驱动板卡的参考 时钟将来自于同一个时钟源。该时钟源可以为外部输入的参考时钟，
作为上述发明的实施例，图3中只示意出两块时钟锁相板卡、两 块时钟驱动板卡，显然，本发明也包括两块以上的时钟锁相板卡、两 块以上的时钟驱动板卡的情况。
本发明还提出了一种时钟设计方法，包括以下步骤一路或多路时钟源信号输入到n块时钟锁相板卡，所述n至少为 每块所述时钟锁相板卡输出一组主备用信号连接到一块时钟驱动
钟锁相板卡之间通过多机互控线相连；
每块所述时钟驱动板卡给需要时钟的设备分配时钟信号。 作为本发明的实施例，时钟系统可以具有两块或两块以上的时钟 锁相板卡、两块或两块以上的时钟驱动板卡。显然，具有三块时钟锁 相板卡、三块时钟驱动板卡的时钟系统为需要时钟的设备提供更为可 靠的时钟源信号，在此条件下，时钟锁相板卡之间两两通过多机互控 线相连，三块时钟锁相板卡之间的协调可以通过上层的软件配置或通 过之间的双机互控线通信协调实现。同理，对于具有来自三块时钟锁 相板卡的时钟信号输入的时钟驱动板卡，可以通过一组主备用信号进 行选择，以实现进入时钟驱动板卡最后给需要时钟的设备分配的时钟 信号来自同一个时钟源。同理，如果需要具有更多时钟锁相板卡、时 钟驱动板卡的时钟系统，也可以根据本发明的主旨得到。 如图7所示，为本发明提出的时钟装置的示意图。 该时钟装置，包括两块时钟锁相板卡、两块时钟驱动板卡以及时 钟检测模块。时钟锁相板卡可以接收一路或多路时钟源输入信号，通
备用信号。另外，每块时钟锁相板卡的内部也具有时钟自身的本振时 钟或本振的记忆时钟。如图7所示，两块时钟锁相板卡之间能相互提 供时钟信号，并且两块时钟锁相板卡之间通过连接能实现时钟板卡双 机切换。
作为本发明的实施例，时钟锁相板卡1和时钟锁相板卡2可以具 有多个外部输入的参考时钟以及自己的时钟，时钟装置通过例如配置 优先级的方式，选出其中一路作为最终的时钟参考源。由于时钟锁相 板卡1和时钟锁相板卡2之间互送时钟信号，使得两块时钟锁相板卡输出的时钟信号来自于同 一个时钟参考源。
作为本发明的实施例，每块时钟锁相板卡给一块时钟驱动板卡提 供一路时钟信号和一路主备用信号。时钟驱动板卡包括选择模块和时 钟驱动模块。选择模块用于根据时钟锁相板卡输入的主备用信号，从 两块时钟锁相板卡提供的时钟信号中选出 一路信号输送给驱动模块。 驱动模块，利用输入的时钟信号，将该信号驱动成多路时钟信号输出。 在图7中，两路主备用信号为互斥的关系，即如果时钟锁相板卡1输 出的主备用信号1为高电平，让时钟驱动板卡1选择的时钟信号来自 于时钟锁相板卡1,则时钟锁相板卡2输出的主备用信号为低电平， 让时钟驱动板卡2选择的时钟信号同样来自于时钟锁相板卡1。这样， 就能保证两块时钟驱动板卡的参考时钟来自同 一 个时钟源。
如图7所示，来自时钟驱动板卡的多个时钟信号，进入时钟检测
模块，时钟检测模块根据输入的所述至少两路时钟信号，从中选择出 一路作为需要时钟的设备的工作时钟。时钟检测模块对时钟信号不断 进行检测，如果发现一路时钟源有故障，则切换到另外一路，保证总 会给设备提供一路有效的时钟信号。
如图8所示，为本发明的时钟系统控制流程图。
步骤S101:主用时钟锁相板卡对时钟源信号锁相，输出时钟信号。 主用时钟锁相板卡对输入的时钟源信号进行锁相，输出主用时钟锁相 板卡的时钟信号，同时将主用时钟锁相板卡的时钟的参考源送给备用 时钟锁相板卡，主用时钟锁相板卡检测自身的时钟与运行情况，并通 过双机互控线通知备用时钟锁相板卡。
步骤S102:备用时钟锁相板卡对主用时钟锁相板卡送来的时钟进 行锁相，输出时钟信号。备用时钟锁相板卡对主用时钟锁相板卡送来 的时钟进行锁相，输出备用时钟锁相板卡的时钟信号，同时检测自身 的时钟与运行情况，通过双机互控线通知主用时钟锁相板卡。
当备用时钟锁相板卡发现主用时钟锁相板卡出现故障，则通过双 机互控线，将备用时钟锁相板卡升为主用板卡，将原来的主用时钟锁 相板卡降为备用板卡，其中时钟的参考源不变。同时，每块时钟锁相板卡输出一路主备用信号，每路主备用信号 各连接一块时钟锁相板卡，每块时钟锁相板卡为每块时钟驱动板卡提 供一路时钟信号。
步骤S103:为时钟驱动板卡提供时钟。两块时钟锁相板卡通过主
备用信号选择来自两块时钟驱动板卡的时钟信号，把选定的时钟进行 驱动^r出。
步骤S104:给需要时钟的设备提供时钟。需要时钟的设备接收两 块时钟驱动板卡输入的时钟信号，其中，输入的时钟信号来自同一个 时钟的参考源，需要时钟的设备对所述输入的时钟信号进行检测，选 择一路时钟信号作为工作时钟，当正在使用的时钟信号发生故障，则
切换到另一路时钟信号。
本发明提出的技术方案，可以为通信设备提供可靠的时钟信号。 本发明提出的时钟设计方法结构清晰，实现容易，相对于已有的技术 方案，本发明的技术方案提供的时钟信号更稳定。另外，本发明提出 的技术方案具备时钟冗余设计，在有节点出现时钟故障时，也不会对 系统时钟造成影响，极大提高了时钟的可靠性。本发明提出的技术方 案，可以广泛应用于数字通信领域需要时钟的各种设备。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领 域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出 若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
权利要求
1、一种时钟设计方法，其特征在于，包括以下步骤一路或多路时钟源信号输入到两块时钟锁相板卡；每块所述时钟锁相板卡输出一路主备用信号连接到一块时钟驱动板卡，每块所述时钟锁相板卡为每块所述时钟驱动板卡提供一路时钟信号，两块所述时钟锁相板卡之间相互提供时钟信号，且两块所述时钟锁相板卡之间通过双机互控线相连；每块所述时钟驱动板卡给需要时钟的设备分配时钟信号。
2、 如权利要求1所述的时钟设计方法，其特征在于，每块所述时 钟锁相板卡为每块所述时钟驱动板卡提供一路时钟信号包括所述时 钟锁相板卡根据参考时钟优先级配置表，选择优先级最高的输入时钟 信号提供给相连的所述时钟锁相板卡和所述时钟驱动板卡。
3、 如权利要求1所述的时钟i殳计方法，其特征在于，两块所述时 钟锁相板卡之间通过双机互控线相连包括使用逻辑电路设计实现时 钟板卡双机切换。
4、 如权利要求1所述的时钟设计方法，其特征在于，每块所述时 钟驱动板卡给需要时钟的设备分配时钟信号包括所述时钟驱动板卡 根据输入的所述主备用信号，从所述时钟锁相板卡提供的两路时钟信 号中选出 一路信号，并利用该信号驱动成多路时钟信号输出给需要时 钟的设备。
5、 如权利要求4所述的时钟设计方法，其特征在于，所述需要时 钟的设备从时钟驱动板卡提供的多路信号中选出 一路作为工作时钟。
6、 一种时钟设计方法，其特征在于，包括以下步骤 一路或多路时钟源信号输入到n块时钟锁相板卡，所述n至少为每块所述时钟锁相板卡输出一组主备用信号连接到一块时钟驱动信号，每块所述时钟锁相板卡之间相互提供时钟信号，且每块所述时 钟锁相板卡之间通过多机互控线相连；每块所述时钟驱动板卡给需要时钟的设备分配时钟信号。
7、 一种时钟装置，其特征在于，包括两块时钟锁相板卡、两块时 钟驱动板卡和时钟检测模块，所述时钟锁相板卡，用于接收一路或多路时钟源信号，并输出一 路主备用信号和两路时钟信号，两块所述时钟锁相板卡之间相互提供时钟信号，两块所述时钟锁相板卡之间通过双机互控线相连；所述时钟驱动板卡，用于连接一路主备用信号和连接两路时钟信号，每块所述时钟驱动板卡给需要时钟的设备分配时钟信号；所述时钟检测模块，用于选择所述时钟驱动板卡输出的多路时钟 信号，从中选出一路提供给需要时钟的设备模块。
8、 如权利要求7所述的时钟装置，其特征在于，两块所述时钟锁 相板卡之间通过双机互控线相连包括使用逻辑电路设计实现时钟板 卡双纟几切4灸。
9、 如权利要求7所述的时钟装置，其特征在于，所述时钟驱动板 卡包括选择模块和时钟驱动模块，所述选择模块，用于根据所述时钟锁相板卡输入的主备用信号， 从所述时钟锁相板卡提供的所述时钟信号中选出一路信号输送给所述 时钟驱动模块；所述时钟驱动模块，利用输入的时钟信号，将该信号驱动成多路 时钟信号输出。
10、 如权利要求7所述的时钟装置，其特征在于，所述时钟驱动 板卡给所述需要时钟的设备分配至少两路时钟信号，所述需要时钟的 设备包括时钟检测模块所述时钟检测模块，根据输入的所述至少两路时钟信号，从中选 择出 一 路作为所述需要时钟的设备的工作时钟。
11、 如权利要求7所述的时钟装置，其特征在于，所述时钟检测 模块，对输入的所述至少两路时钟信号进行检测，如果发现一路时钟 源有故障，则切换到另外一路。
12、 一种时钟系统的控制方法，其特征在于，包括以下步骤主用时钟锁相板卡对输入的时钟源信号进行锁相，输出所述主用 时钟锁相板卡的时钟信号，同时将所述主用时钟锁相板卡的时钟的参 考源送给备用时钟锁相板卡，所述主用时钟锁相板卡检测自身的时钟 与运行情况，通过双机互控线通知所述备用时钟锁相板卡；相，输出所述备用时钟锁相板卡的时钟信号，同时检测自身的时钟与运行情况，通过双机互控线通知所述主用时钟锁相板卡；每块所述时钟锁相板卡输出一路主备用信号连接到一块时钟驱动信号。々 、 、' 、- '、八 、
13、 如权利要求12所述的时钟泉统的控制方法，其特征在于，当 所述备用时钟锁相板卡发现所述主用时钟锁相板卡出现故障，则通过 双机互控线，将所述备用时钟锁相板卡升为主用板卡，将原来的所述 主用时钟锁相板卡降为备用板卡，其中时钟的参考源不变。
14、 如权利要求13所述的时钟系统的控制方法，其特征在于，两 块所述时钟锁相板卡通过主备用信号选择来自两块所述时钟驱动板卡 的时钟信号，把选定的时钟进行驱动输出。
15、 如权利要求14所述的时钟系统的控制方法，其特征在于，需 要时钟的设备接收两块时钟驱动板卡输入的时钟信号，其中，所述输 入的时钟信号来自同一个时钟的参考源，所述需要时钟的设备对所述 输入的时钟信号进行检测，选择一路时钟信号作为工作时钟，当正在 使用的时钟信号发生故障，则切换到另 一 路时钟信号。
全文摘要
本发明公开了一种时钟设计方法，包括以下步骤一路或多路时钟源信号输入到两块时钟锁相板卡；每块所述时钟锁相板卡输出一路主备用信号连接到一块时钟驱动板卡，每块所述时钟锁相板卡为每块所述时钟驱动板卡提供一路时钟信号，两块所述时钟锁相板卡之间相互提供时钟信号，且两块所述时钟锁相板卡之间通过双机互控线相连；每块所述时钟驱动板卡给需要时钟的设备分配时钟信号。本发明还公开了一种时钟装置和一种时钟系统的控制方法。本发明提出的技术方案，可以为通信设备提供可靠的时钟信号。本发明提出的时钟设计方法结构清晰，实现容易，相对于已有的技术方案，本发明的技术方案提供的时钟信号更稳定。
文档编号H04L1/22GK101621371SQ200810116159
公开日2010年1月6日 申请日期2008年7月4日 优先权日2008年7月4日
发明者何宇东 申请人:大唐移动通信设备有限公司