专利名称：用以降低节目时钟参考抖动的解调制器装置与解调制方法
技术领域：
本发明涉及一种解调制装置，尤其涉及一种用于一数字电视接收器(DIGITAL TV RECEIVER)的解调制装置以及一种用于一数字电视接收器的解调制方法。
背景技术：
数字视频地面广播(Digital Video Broadcasting-Terrestrial ;DVB-T)标准是 一禾中用于地面数字电视的广播传输(Broadcast Transmission of DigitalTerrestrial Television)的DVB欧洲协会标准。这种系统利用具有串接通道编码(Concatenated Channel Coding)的0FDM调制(即C0FD0M)来传送一经压縮的数字视频/音频流。而其 所采用的源头编码方法，举例而言，是运动图像专家组(Moving Picture Experts Group; MPEG)标准，代号2(通称为「MEPG-2」)，此标准由IS0/IEC所发布的IS0/IEC 13818-1 :1996 标准所定义。 —MPEG-2传输流牵涉到在长度为188比特的传输流分组内的视频音频信息传输。 每一分组包含一标头(Head)，其包含控制信息，并包含一有效载荷(Payload)，该有效载荷 包含图像或声音信息。此MPEG-2传输流可同时携载多个不同节目。传输流内的每一分组 通过一包含于该标头内的分组识别码(Packet Identifier ;PID)来与一节目相关联。此标 头的长度可变，根据其是否包含一适应栏(Adaptation Field)而定。此适应栏包含控制信 息，而此控制信息并不一定得出现在每一个传输流分组内。 然而，此MPEG-2传输流可能会因为不同的通信条件而显现高PCR抖动(PCR Jitter)状况，故而影响MPEG解码器或处理器内的操作。用来降低PCR抖动的传统技术乃 是利用一额外的PCR缓冲器以存储经解调符号并继而以规律次序来加以输出。然而，所需 的PCR缓冲器容量可能会相当大。举例而言，在64QAM与编码率等于7/8的最恶劣情况下， PCR缓冲器的容量可能高达20*199*8*2 = 60160比特。这造成VLSI实践上的高昂成本。 因此，在一解调制器内用来降低PCR抖动的低成本对策受到高度需求。
发明内容
在此描述一种解调制器装置以及解调制方法，用以降低PCR抖动。 在一方面，本发明提供一种用于一数字电视接收器的解调制器装置包括一符号
解交错器，用以实施以符号为基础的解交错、一比特解交错器，用以实施以比特为基础的解
交错、一解映射器，用以实施解映射，以及一维特比解码器，用以实施维特比解码，其中该符
号解交错器、该比特解交错器，以及该解映射器当中的一个包含一存储器以存储历经符号
解交错的数据，以及该符号解交错器、该比特解交错器，以及该解映射当中的另一个或该维
特比解码器利用一经自适应最佳化的输送率来读取该历经符号解交错的数据。 在另一方面，本发明提供一种用于一数字电视接收器的解调制方法，包括实施以
符号为基础的解交错、实施以比特为基础的解交错、实施解映射，以及实施维特比解码，其
中该符号解交错步骤、该比特解交错步骤，以及该解映射步骤当中的一个包括存储历经符
4号解〗 一个J 的数3
在
图1中，一传输流TS'经过一个具有PCR抖动降低操作的解调制程序，其中时间 间距Tbl至Tb3在传输流TS'内縮减了，因此符号SI' -Sn'呈现更均匀的分布。如此一来， 传输流TS'的PCR抖动相较传输流TS降低了。此外，传输流TS'的符号长度TS1'-TS3'大 于传输流TS的符号长度TS1-TS3，然而两传输流TS与TS'的符号周期皆等于TP1至TP3。 依据一用来降低PCR抖动的示范解调制程序，可以简单地通过存储一序列的曾接受比特去 交错处理(bit-deinterleaving)的符号并继而利用一降低的输送率(Throughput Rate) 来读取该符号序列的方式来降低时间间距Tbl至Tb3，更多细节将于以下描述。
图2是一接收器/解调制器装置的一示意方块图的一实施例。在图2中，一接收器 200可包含一射频/数字单元200a，其用以放大及转换一模拟射频信号至基频带，其中该模 拟射频信号可经由一天线202来接收，并且将此放大的模拟信号转换成一数字信号，以及 一解调制器200b，其用以执行解调制程序。举例而言，接收器200可包含一 DVB-T接收器， 以及解调制器200b可包含一 OFDM解调制器以执行OFDM解调制程序。
在图2中，该射频/数字单元200a可以配置为包含一调谐器(Tuner)204、一 数字至模拟转换器(ADC)206、一同步器208，以及一自动增益控制器(Automatic Gain Controller ;AGC)210。调谐器204可用来放大由该天线202所接收的该模拟射频(RF)信号，将该经放大模拟信号转换为一基频信号，并过滤该基频信号。该ADC 206可用来转换该 基频信号至该数字信号。该同步器208可用来执行数字信号处理，譬如是画面同步化、符号 同步化，...等等类似程序。该自动增益控制器(AGC)210可以用来控制一接收端的一增益 以适合上述数字信号处理。 在图2中，OFDM解调制器200b可配置为包含一排除器(Eliminator) 212、一快速 富立叶变换(Fast Fourier Transform ;FFT)单元214， 一均衡器216， 一载波相位及时间 追踪器218、一符号解交错器(SymbolDeinterleaver)220、一解映射器(Dem即per)、一比特 解交错器(SymbolDeinterleaver)224、一维特比解码器(Viterbi解码器)226、一分组解 交错器(Packet Deinterleaver)(或称为夕卜部解交错器(external deinterleaver)) 228、 一礼德所罗门(Reed-Solomon ;RS)解码器230，以及一解扰器(Descrambler) 232。此排 除器212可以用来消除一保护间隔(Guard Interval ;GI)与循环前缀(Cyclic Prefix; CP)信号，以及该FFT单元214可将一时域信号转换为一频域信号。此外，这些均衡器216 可弥补放大或传输过程所导致的失真，以及该载波相位及时间追踪器218可用来追踪一 载波的相位及时间。该符号解交错器220可提供一种在区块根本上而以符号为基础的解 交错操作，以及该解映射器222可以用来将上述经符号解交错而由多个向量(譬如0PSK、 16QAM或64QAM)所构成的符号加以转换为一简单比特流。而且，该比特解交错器224可以 用来提供以比特为基础的解交错操作，亦即，一种比特逐一 (Bit-Wise)解交错程序，以及 该Verterbi解码器226可用来反转曾经由一传送器的一 内部/巻积编码器(Internal/ Convolutional Coder)所执行过的编码程序。该分组解交错器228可包含一巻积解交错 器(ConvolutionalDeinterleaver)，该巻积解交错器乃执行以分组为基础的解交错操作， 亦即在每一分组之内的比特逐一解交错操作。该RS解码器230可以反转曾经在该传送器 内的一 RS编码器所执行过的编码程序。更具体而言，该RS解码器230可以从所接收的204 比特的分组来产生188比特的分组。该解扰器232可以用来将上述经解码的数据进行解扰， 以移除曾经在该传送器内所执行的能量分散，从而恢复原始的连续比特流。因此，该解扰器 232可以用来将所恢复的连续比特流提供为该解调制器200b的一个最终的输出流。
符号解交错器220可包含一符号解交错存储器2202以存储历经比特解交错程序 的符号。在此，解映射器222可从符号解交错存储器2202接收历经符号解交错程序的符号 并继而将这些历经符号解交错的符号进行解映射操作。在符号解交错器220结束对一个 符号的符号解交错程序时，它可将此例经符号解交错程序的符号存储于符号解交错存储器 2202之中，并通知解映射器222去开始读取并解映射此经符号解交错的符号。在8K模式 中，解映射器222可以从符号解交错存储器2202取出48个区块以完成一个0F匿符号，而 在2K模式中，解映射器222则取出12个区块以完成一个0F匿符号。由于每一个0F匿符 号在8K模式中可包含6048个数据字符以及在2K模式中则可包含1512个数据字符，因此 解映射器222于8K模式中可以利用一等于1/(N*6048)的输送率而在2K模式中可以利用 一等于1/(，1512)的输送率来读取符号解交错存储器2202，其中此参数N可以为一固定整 数，并且此固定整数乃根据系统结构与时钟设计来决定，举例而言，可以固定为9。然而，可 以增加此参数N，亦即N〉9，以降低输送率。如图1的相关讨论，降低输送率导致PCR抖动 降低的利益。在较佳的情况下，可以在符号解交错存储器2202内的任一经符号解交错的符 号在从此符号解交错存储器2202输出之前不会被下一个经符号解交错的符号加以覆盖的条件成立下，来使输送率最小化。 较佳的情况下，解映射器222自适应地使其读取速率(即输送率)最佳化，以使上述经解调的输出流更加均匀，即具有较低的PCR抖动，方以能够适应种种不同的传输条件。为了达到此点，解映射器222至少能够根据传输流的传输参数来自适应地最佳化其读取速率，以使得解调过程能够提供最佳的PCR抖动降低成效。举例而言，在一 DVB-T系统中，所述传输参数可包括画面数目、群集(Constellation)(譬如为QPSK、 16-QAM或64-OAM)、层级信息(Hierarchy Information)(是否该数据是在一正常或层级模式下以一额外参数a来编码)、编码率(譬如为1/2、2/3、3/4、5/6、7/8)、保护间隔(譬如为1/32、 1/16、 1/8、 1/4)、传输模式(譬如为2K或8K)、以及单元标识(Cell Identification)。因此，解映射器222可以根据这些参数当中至少一个参数来自适应地最佳化其读取速率。举例而言，解映射器222可以根据传输模式与保护间隔来自适应地最佳化其读取速率。 在图2中，0FDM解调制器200b可还包含一 TPS(TransmissionParameterSignal (传输参数信号))解码器234。该TPS解码器234可以用来从FFT 214接收一频率成分，恢复所接收的该信号的特定载波所携带的信息，并提供一代表所恢复信息的TPS信号STPS给该解映射器222。此信息可以包括该传输流STS的传输参数。该解扰器222继而可以根据该TPS信号STPS所携载的传输参数来自适应地最佳化其读取速率。
为了根据传输参数来达成读取速率的最佳化，该解映射器222可参照一查找表，该查找表记录对应至不同传输参数组合的输送率或参数N的最佳值，其中该最佳值提供最佳的PCR降低效果。举例而言，该最佳值可通过实际测试与量测来获得。此外，该查找表有种种不同的实践方式。举例而言，该查找表可以实践成为一多工器。该多工器可配置来接收该TPS信号并提供一速率控制信号以控制该解扰器232的读取速率成为该最佳值。
图3是一示范查找表的一实施例。在图3中，此查找表可作为解映射器222适应性地根据传输模式与保护间隔来最佳化其读取速率的所在处。如图所示，对应于所有传输参数的组合的参数N的数值皆可用整数A、 B、 C来表示，其中A、 B和C分别代表10、 11和12，而所有的参数N值皆超过一既定值，譬如是9。 在此，输送率的降低或最小化不一定要求在符号解交错器220与映射器222之间实施。可仅要求是对于历经符号解交错的数据的读取来实施输出率的降低或最小化。
图4是一示范接收器/解调制器装置的示意方块图的另一实施例。在图4中，一接收器400可与接收器200(于图2中)相似，只是可以包含一解调制器400b，其中可以在一解映射器400b与一比特解交错器424之间实施输送率的降低或最小化，而非如图2般，在符号解交错器220与解映射器222来实施输送率的降低或最小化。举例而言，解映射器422可以包含一个解映射器存储器4222以存储经过解映射的比特流，其中此经过解映射的比特流曾经在符号解交错器220内历经符号解交错程序。比特解交错器424可利用一经降低或最小化的输送率，来从该解映射存储器4222读取这些经过解映射的比特流。举例而言，比特解交错器424可以自适应地最佳化其读取速率(即输送率)，或是通过参照一查找表。为了简明起见，在此乃省略图4内与图2的对应元件相似的其余元件的描述。
图5是示例接收器/解调制器装置的示意方块图的另一实施例。在图5中， 一接收器500可与接收器200(在图2中)相似，只是可以包含一解调制器500b，其中可在一比特解交错器524与一维特比解码器526之间来实施输送率的降低或最小化，而非如图2般，
8在符号解交错器220与解映射器222来实施输送率的降低或最小化。举例而言，比特解交错器524可以包含一个比特解交错存储器5242以存储经过比特解交错的比特流，其中此经过比特解交错的比特流曾经在符号解交错器220内历经符号解交错程序。维特比解码器526可利用一经降低或最小化的输送率，来从此比特解交错存储器5242读取这些经过比特解交错的比特流。举例而言，维特比解码器526可以自适应地最佳化其读取速率，或是通过参照一查找表。为了简明起见，在此乃省略图5内与图2的对应元件相似的其余元件的描述。 图6是一示范接收器/解调制器装置的示意方块图的另一实施例。在图6中，一接收器600可与接收器200 (在图2中)相似，只是可以包含一解调制器600b，其中比特解交错器可以往前移而与符号解交错器220相互合作而成为一个所谓的内解交错器(I皿er-deinterleaver)。符号解交错器220可以包含一个符号解交错存储器2202以存储经过符号解交错的符号，以及比特解交错器624可利用一经降低或最小化的输送率，来从此符号解交错存储器6202读取这些经过符号解交错的符号。为了简明起见，在此乃省略图6内与图2的对应元件相似的其余元件的描述。 图7及8是其余示范接收器/解调制器装置的示意方块图的其他实施例。在图7及8中，接收器700与800可与接收器200(于图2中)相似，只是可以分别在比特解交错器724与解映射器722之间，以及解映射器822与维特比解码器826之间来实施输送率的降低或最小化。为了简明起见，在此乃省略图9与10内与图2的对应元件相似的其余元件的描述。 图9及10是其余示范接收器/解调制器装置的示意方块图的其他实施例。在图9及10中，接收器900与1000可与接收器200(在图2中)相似，只是解映射器222可被分别移至符号解交错器920与1020之前。为了简明起见，在此乃省略图9与10内与图2的对应元件相似的其余元件的描述。 在图2至10中，输送率可被自适应地调整至一最理想值，藉以提供对于不同传输参数的改良的自适应性，从而提供改良的PCR抖动。 虽然本发明已以优选实施例公开如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附权利要求书所界定者为准。
9
权利要求
一种用于一数字电视接收器的解调制器装置，包括一符号解交错器，用以实施以符号为基础的解交错；一比特解交错器，用以实施以比特为基础的解交错；一解映射器，用以实施解映射；以及一维特比解码器，用以实施维特比解码；其中该符号解交错器、该比特解交错器以及该解映射器当中的一个包含一存储器以存储历经符号解交错的数据；该符号解交错器、该比特解交错器以及该解映射器当中的另一个或该维特比解码器是利用一经自适应最佳化的输送率来读取该历经符号解交错的数据。
2. 如权利要求1所述的用于一数字电视接收器的解调制器装置，其中该经自适应最佳化的输送率通过参照一查找表来决定。
3. 如权利要求2所述的用于一数字电视接收器的解调制器装置，其中该查找表根据传输参数的一组合来决定该经自适应最佳化的输送率，该传输参数包括画面数目、群集、层级信息、编码率、保护间隔、传输模式，以及单元标识。
4. 如权利要求3所述的用于一数字电视接收器的解调制器装置，还包括一传输参数信号解码器，其用以产生这些传输参数以及用以提供这些传输参数至该另一者或至该维特比解码器。
5. 如权利要求1所述的用于一数字电视接收器的解调制器装置，其中该符号解交错器包括该存储器，以及该解映射器从该存储器读取这些经符号解交错的数据。
6. 如权利要求1所述的用于一数字电视接收器的解调制器装置，其中该解映射器包括该存储器，以及该维特比解码器系从该存储器读取经符号解交错的数据。
7. 如权利要求1所述的用于一数字电视接收器的解调制器装置，其中该解映射器包括该存储器，以及该比特解交错器系从该存储器读取经符号解交错的数据。
8. 如权利要求3所述的用于一数字电视接收器的解调制器装置，其中该比特解交错器包括该存储器，以及该维特比解码器是从该存储器读取经符号解交错的数据。
9. 如权利要求3所述的用于一数字电视接收器的解调制器装置，其中该符号解交错器包括该存储器，以及该比特解交错器从该存储器读取经符号解交错的数据。
10. 如权利要求1所述的用于一数字电视接收器的解调制器装置，其中该比特解交错器包括该存储器，以及该解映射器系从该存储器读取经符号解交错的数据。
11. 一种用于一数字电视接收器的解调制方法，包括实施以符号为基础的解交错；实施以比特为基础的解交错；实施解映射；以及实施维特比解码，其中该符号解交错步骤、该比特解交错步骤，以及该解映射步骤当中的一个包括存储历经符号解交错的数据，以及该符号解交错步骤、该比特解交错步骤，以及该解映射步骤当中的另一个或该维特比解码步骤包括利用一经自适应最佳化的输送率来读取该历经符号解交错的数据。
12. 如权利要求11所述的解调制方法，其中该读取步骤的该经自适应最佳化的输送率通过参照一查找表来决定。
13.如权利要求12所述的解调制方法，其中该查找表被提供来根据传输参数的一组合 来决定该经自适应最佳化的输送率，该传输参数包括画面数目、群集、层级信息、编码率、保 护间隔、传输模式，以及单元标识。
全文摘要
一种用于一数字电视接收器的解调制器装置，包括一符号解交错器，以实施以符号为基础的解交错；一比特解交错器，以实施以比特为基础的解交错；一解映射器，以实施解映射；以及一维特比解码器，以实施维特比解码，其中该符号解交错器、该比特解交错器，以及该解映射器当中的一个包含一存储器以存储历经符号解交错的数据，以及该符号解交错器、该比特解交错器，以及该解映射器当中的另一个或该维特比解码器利用一经自适应最佳化的输送率来读取该历经符号解交错的数据。
文档编号H04N7/26GK101742281SQ20081017453
公开日2010年6月16日 申请日期2008年11月10日 优先权日2008年11月10日
发明者张天心 申请人:奇景光电股份有限公司