一种短突发通信信号处理电路的制作方法

文档序号:7934098阅读:155来源:国知局
专利名称:一种短突发通信信号处理电路的制作方法
技术领域
本实用新型涉及无线通信领域,尤其涉及一种短突发通信领域。
背景技术
在卫星移动通讯系统和卫星小站通讯系统中,都将短突发通讯信号作为其主 要通讯方式。短突发通讯对于节省宝贵的卫星频率资源,满足系统大量用户的使 用提供了一种有效的通讯模式,但短突发通讯模式也给信号的解调带来了大量新 的问题,需要着手解决。
现有的短突发信号解调器大多为专用解调器,只能解调特定信号,其兼容性 差,升级能力差,如信号发生改变,这类解调器面临的只能是被淘汰的命运。少 量的所谓通用短突发解调器可解调信号种类少,使用困难,解调质量和丢帧率都 无法满足要求,并且无再开发能力,对新类型信号缺乏有效的解调手段。通信的 快速发展对系统的互联互通也提出了越来越高的要求,试想各系统专用解调器具 有各自不同的接口,它们之间的连接、数据转换将带来无穷无尽的问题。而如果 各解调器由可以自动设置的软硬件模块组成,通过改变各模块的设置参数来适应 各种不同的信号,将为系统的互联互通带来极大的便利条件。
当前对于短突发信号的通用解调算法大多处于不成熟阶段,适应性较差,短 突发信号迫切需要解决的问题如下短突发帧识别,尽量降低系统丢帧率,减少
由于不同用户信号强度不同对解调的影响;载波快速提取,实现载波的快速提取, 对不同用户的频率差以及系统多普勒频移及时做出补偿;信号快速同步,实现短 突发帧的快速同步,并识别该帧的突发类型;系统同步,同一用户的控制信息和 业务信息往往处于不同子频道的不同时隙,它们之间的同步也是需要解决的问题 之一。
发明内容
本实用新型的目的是提供一种能够灵活适应不同短突发信号类型的信号处 理电路。实现上述目的的技术方案是, 一种短突发通信信号处理电路,包括高速模数 转换器、数字信号处理器和大规模可编程逻辑阵列,所述大规模可编程逻辑阵列 包括下变频模块、短突发帧识别模块和位同步模块,所述下变频模块将中频数字 信号变为基带信号,所述短突发帧识别模块判断短突发帧的起始位置以及对能量 大于噪声门限的短突发帧加以识别,所述位同步模块对所述短突发帧根据标志码 进行精确的位同步,接收到的模拟信号藉由所述的高速模数转换器转换成中频数 字信号,再经过所述大规模可编程逻辑阵列和数字信号处理器完成短突发通信信 号的处理。
采用上述的信号处理电路的有益效果是,大大提高了通信系统在处理短突发 信号时的兼容性,很好地适应现有的各种短突发信号的解调要求,而且可能的新 的短突发信号类型也能快速方便的升级解决方案。


图l是本实用新型的电路基本框图
图2是本实用新型的电路信号处理流程图
具体实施方式
本实用新型的技术方案通过附图结合以下的具体实施例可以得到详细说明。 短突发通信信号处理电路,在具有强大处理能力的数字信号处理平台的基础 上采用全新算法来实现短突发信号的实时解调、处理。本实用新型的技术方案中 的数字信号处理平台以高性能数字信号处理器(DSP) TMS320C6416为核心, 处理能力达到4800MIPS,配合双路14位高速A/D转换器、专用数字下变频器 和大规模可编程逻辑阵列(FPGA),它能够同时完成两路模拟信号的采集、下变 频和基带处理。
电路由多个模块组成,通过对模块进行设置来适应不同制式短突发通信信号 的处理,在短突发通用信号处理电路硬件模块如下
下变频模块该模块将中频数字信号变为基带信号;
短突发帧识别模块该模块根据短突发帧之间具有保护间隔的特点,通过检
测信号能量的变化,粗略判断短突发帧的起始位置,而通过设置噪声门限,可以位同歩模块短突发帧中都有标志突发帧的标志码,标志码在突发帧中的位 置和码型基本固定,该模块就是基于短突发帧的上述特征,对突发帧加以进一步 识别,并根据标志码来进行精确的位同步;
载波恢复模块短突发帧长度极短,保护间隔之后就是有效码源,有反馈载 波恢复算法无法满足入锁的时间要求,该模块采用无反馈载波直接恢复算法。
本技术方案的处理电路通过调整各模块的设置参数来适应不同短突发通讯 系统的要求,能够较好的满足不同系统互联互通的要求,具有较大的实用价值。
如图1所示由高速模数转换器ADS5422、大规模可编程逻辑阵列EP2S60和 高速数字信号处理器TMS320C6416等组成。系统提供了 AD转换率可达65MHz, 采样位数14位;可编程逻辑阵列提供144个18 X 18位乘法器和60400个逻辑单 元;而数字信号处理器能够达到4800MIPS定点信号处理能力,正是由于硬件提 供了强大的数字信号处理能力,系统才能够实现复杂的短突发信号处理算法。
如图2所示,高速模数转换器所采集的中频信号进入下变频模块,与DDS 产生的载波恢复信号进行混频、低通滤波,变为零中频I、 Q路信号;I、 Q路信 号首先进入短突发帧识别模块,短突发识别模块首先判断噪声门限,当信号能量 大于噪声门限时,识别模块进入识别模式,通过对一段时长的能量统计,判断信 号在该时段整体信号能量大于噪声门限,而通过能量统计,也可对该短突发帧的 起点进行粗判。
当得到短突发帧的粗略起点后,信号进入位同步模块,位同步模块由多路匹 配滤波器组成。当匹配滤波器其中一路的输出大于设定门限,则说明信号与该匹 配滤波器相匹配,而该匹配滤波器输出的极值点则作为该短突发帧的精确起始点 为解调提供定时信息,而匹配滤波器的系数则是根据短突发帧的标志码生成。通 调整匹配滤波器的系数可以方便的适应不同制式短突发信号。
完成精确定时的信号进入载波恢复模块,载波恢复模块首先根据粗略估计的 频率对DDS进行控制,由于存在载波频率偏差,会造成每个码源判决点的相位 偏差,而通过统计标志码实际相位与理想相位的偏差可以精确得到估计频率与实 际频率的频差,从而对载波频率进行精确的校准,对于规律码后的信息码,由于 其相位未知,则通过对星座图中星座点相位的统计继续对频率进行校准并对判决 点相位进行调整,校准频率反馈至DDS完成中频信号的下变频。
经过相位调整的数据流送至判决模块,判决模块同时结合短突发识别模块和位同步模块的信息完成码源的判别,实现解调数据的输出。
其中下变频模块、短突发帧识别模块、位同步模块需要大量高速并行运算, 因此在大规模可编程逻辑阵列EP2S60中实现,而载波恢复模块和判决模块则在 数字信号处理器TMS320C6416中实现。
权利要求1、一种短突发通信信号处理电路,包括高速模数转换器、数字信号处理器和大规模可编程逻辑阵列,其特征在于,所述大规模可编程逻辑阵列包括下变频模块、短突发帧识别模块和位同步模块,所述下变频模块将中频数字信号变为基带信号,所述短突发帧识别模块判断短突发帧的起始位置以及对能量大于噪声门限的短突发帧加以识别,所述位同步模块对所述短突发帧根据标志码进行精确的位同步,接收到的模拟信号藉由所述的高速模数转换器转换成中频数字信号,再经过所述大规模可编程逻辑阵列和数字信号处理器完成短突发通信信号的处理。
2、 如权利要求1所示的一种短突发通信信号处理电路,其特征在于,所述的高数模数转换器是ADS5422,所述的数字信号处理器是TMS320C6416,所述的大规模可编程逻辑阵列是EP2S60。
专利摘要本实用新型涉及一种短突发通信的信号处理电路,包括高速模数转换器、数字信号处理器和大规模可编程逻辑阵列,所述大规模可编程逻辑阵列包括下变频模块、短突发帧识别模块和位同步模块,所述下变频模块将中频数字信号变为基带信号,所述短突发帧识别模块判断短突发帧的起始位置以及对能量大于噪声门限的短突发帧加以识别,所述位同步模块对所述短突发帧根据标志码进行精确的位同步。接收到的模拟信号藉由所述的高速模数转换器转换成中频数字信号,再经过所述大规模可编程逻辑阵列和数字信号处理器完成短突发通信信号的处理。该电路提高了通信系统在处理短突发信号时的兼容性,很好地适应现有的各种短突发信号的解调要求,而且对于新的短突发信号类型也能快速方便的升级解决方案。
文档编号H04B7/185GK201286101SQ20082015254
公开日2009年8月5日 申请日期2008年8月29日 优先权日2008年8月29日
发明者孙洪波, 汪春梅 申请人:上海师范大学
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1