专利名称：一种数字信号分支器的制作方法
技术领域：
本实用新型属于数字电路元器件的技术领域，具体地说，本实用新型涉及 一种数字信号分支器。
背景技术：
鉴于目前使用的数字信号分支器采用特殊芯片，如专用的多路信号输出芯 片，但是相对成本较高，不易推广，造成需求与成本增加的矛盾。
实用新型内容
本实用新型所要解决的问题是提供一种数字信号分支器，其目的是使其电 路简化，成本降低。
为了实现上述目的，本实用新型采取的技术方案为
本实用新型所提供的这种数字信号分支器，包括信号输入端和多个信号输 出端，所述的数字信号分支器的电路中设多个运算放大器3，其中的一个运算放 大器为输入运算放大器，所述的输入运算放大器的输入端为所述的信号输入端， 其它的运算放大器为输出运算放大器，所述的输出运算放大器的输出端为所述 的信号输出端，所述的输入运算放大器的输出作为所述的输出运算放大器的输 入。
为使本实用新型更加完善，还进一步提出了以下更为详尽和具体的技术方 案，以获得最佳的实用效果，更好地实现发明目的，并提高本实用新型的新颖 性和创造性
所述的运算放大器输出与反向输入相连接，其放大倍数为1:1。 所述的数字信号分支器中设两块集成块，所述的集成块各包括个运算放大器，共8个运算放大器，其中的1个运算放大器是所述的输入运算放大器，所 述的输入运算放大器的输出端与其它7个输出运算放大器的输入端电路连接。 所述的集成块为LM324集成块。
所述的数字信号分支器的电源输入采用12V直流供电。 所述的信号接地与电源接地共一个接地端。
所述的信号输入端的电路上设输入端电容，其电容值为4.7"F;所述的信 号输出端的电路上设输出端电容，其电容值为4.7liF。 所述的输入端电容和输出端电容耐压均为16V。
所述的信号输入端与电源连通的电路上设电阻值为IOOK.的电阻；所述的信 号输入端与接地连通的电路上设电阻值为IOOK.的电阻。
在所述的两块集成块的电源输入端分别接一只470yF 、耐压为16V的旁
路电容。
本实用新型采用上述技术方案，能将一路数字信号高保真地分成多路，可 以满足多种设备对同一种数字信号的需求。与目前的技术相比，能使数字信号 的分支电路大为简化，但稳定性和可靠性更高，应用范围更广，满足了工业生 产、交通运输和社会生活等各行各业对优质、廉价的多路数字信号的需求。
下面对本说明书附图所表达的内容及图中的标记作简要说明
图1为本实用新型的电路原理图。
图中标记为-
1、信号输入端，2、信号输出端，3、运算放大器，4、输入运算放大器，5、 输出运算放大器，6、输入端电容，7、输出端电容，8、电源。
具体实施方式
下面对照附图，通过对实施例的描述，对本实用新型的具体实施方式
如所 涉及的各构件的形状、构造、各部分之间的相互位置及连接关系、各部分的作 用及工作原理、制造工艺及操作使用方法等，作进一步详细的说明，以帮助本 领域的技术人员对本实用新型的发明构思、技术方案有更完整、准确和深入的 理解。
如图1所表达的本实用新型的结构，本实用新型为一种数字信号分支器，
包括信号输入端1和多个信号输出端2。
为了解决在本说明书背景技术部分所述的目前公知技术存在的问题并克服 其缺陷，实现使数字信号分支器的电路简化，成本降低的发明目的，本实用新
型采取的技术方案为
如图1所示，本实用新型所提供的这种数字信号分支器的电路中设多个运
算放大器3，其中的一个运算放大器3为输入运算放大器4，所述的输入运算放 大器4的输入端为所述的信号输入端1，其它的运算放大器3为输出运算放大器 5，所述的输出运算放大器5的输出端为所述的信号输出端2，所述的输入运算 放大器4的输出作为所述的输出运算放大器5的输入。
利用一路输出作为其它几个输入的方法，达到一路分成多路的目的。本实 用新型实施的是一路分成七路，这样即使有某几路输出短路也不会对电路造成 危害。可以满足多种设备对同一种数字信号的需求。与目前的技术相比，能使 数字信号的分支电路大为简化，但稳定性和可靠性更高，应用范围更广，满足 了工业生产、交通运输和社会生活等各行各业对优质、廉价的多路数字信号的 需求。由于材料容易取得，价格不高，所以实施方便，可以满足船舶、DSC高 频电话、中高频电台等对GPS信号的需要。
下面是本实用新型提供的具体实施示例，供本领域的技术人员在实施本实用新型时参考和选用 实施例一
本实用新型所述的运算放大器3输出与反向输入相连接，其放大倍数为1 :1。
本实用新型所提供的数字信号分支器是利用运算放大器输出与反向输入相
连接，放大倍数即为i:i，而且运放输入阻抗高的特点。 实施例二-
本实用新型所述的数字信号分支器中设两块集成块，所述的集成块各包括4 个运算放大器3，共8个运算放大器3，其中的1个运算放大器3是所述的输入 运算放大器4，所述的输入运算放大器4的输出端与其它7个输出运算放大器5 的输入端电路连接。
如图1所示，本实用新型采用两块集成块，图中，1A、 1B、 1C、 1D分别 表示第一个LM324集成块中的四个运放，2A、2B、2C、2D分别表示第二个LM324 集成块的四个运放，输入端IN表示信号输入，OUTl OUT7表示七个信号输出 端。
实施例三
本实用新型所述的集成块为LM324集成块。
实施例四
本实用新型所述的数字信号分支器的电源8输入采用12V直流供电。 实施例五
本实用新型所k的信号接地与电源接地共一个接地端。
实施例六
本实用新型所述的信号输入端1的电路上设输入端电容6，其电容值为4.7"F;所述的信号输出端2的电路上设输出端电容7，其电容值为4.7uF。 即图中的电容Cl采用4.7uF， C2 C7采用10ixF。 实施例七
本实用新型所述的输入端电容6和输出端电容7耐压均为16V。 实施例八
如图1所示，本实用新型所述的信号输入端1与电源8连通的电路上设电 阻值为100K.的电阻;所述的信号输入端1与接地连通的电路上设电阻值为100K. 的电阻。即图中电阻R1和R2均为IOOK.。
实施例九
在所述的两块集成块的电源输入端分别接一只470UF 、耐压为16V的旁 路电容。具体实施时需要在两个集成块电源输入端分别接一只470 u F /16V的旁 路电容，用来消除干扰。
上面结合附图对本实用新型进行了示例性描述，显然本实用新型具体实现 并不受上述方式的限制，只要采用了本实用新型的方法构思和技术方案进行的 各种非实质性的改进，或未经改进将本实用新型的构思和技术方案直接应用于 其它场合的，均在本实用新型的保护范围之内。
权利要求1、一种数字信号分支器，包括信号输入端(1)和多个信号输出端(2)，其特征在于所述的数字信号分支器的电路中设多个运算放大器(3)，其中的一个运算放大器(3)为输入运算放大器(4)，所述的输入运算放大器(4)的输入端为所述的信号输入端(1)，其它的运算放大器(3)为输出运算放大器(5)，所述的输出运算放大器(5)的输出端为所述的信号输出端(2)，所述的输入运算放大器(4)的输出作为所述的输出运算放大器(5)的输入。
2、 按照权利要求1所述的数字信号分支器，其特征在于所述的运算放大 器(3)输出与反向输入相连接，其放大倍数为1 : 1。
3、 按照权利要求1或2所述的数字信号分支器，其特征在于所述的数字 信号分支器中设两块集成块，所述的集成块各包括4个运算放大器(3)，共8 个运算放大器(3)，其中的1个运算放大器(3)是所述的输入运算放大器(4)， 所述的输入运算放大器(4)的输出端与其它7个输出运算放大器(5)的输入 端电路连接。
4、 按照权利要求3所述的数字信号分支器，其特征在于所述的集成块为 LM324集成块。
5、 按照权利要求3所述的数字信号分支器，其特征在于所述的数字信号 分支器的电源(8)输入采用12V直流供电。
6、 按照权利要求3所述的数字信号分支器，其特征在于所述的信号接地 与电源接地共一个接地端。
7、 按照权利要求3所述的数字信号分支器，其特征在于所述的信号输入 端(l)的电路上设输入端电容(6)，其电容值为4.7UF;所述的信号输出端(2) 的电路上设输出端电容(7)，其电容值为4.7UF。
8、 按照权利要求7所述的数字信号分支器，其特征在于所述的输入端电容(6)和输出端电容(7)耐压均为16V。
9、 按照权利要求3所述的数字信号分支器，其特征在于所述的信号输入 端(1)与电源(8)连通的电路上设电阻值为IOOK.的电阻；所述的信号输入端(1)与接地连通的电路上设电阻值为100K.的电阻。
10、 按照权利要求3所述的数字信号分支器，其特征在于在所述的两块 集成块的电源输入端分别接一只470UF 、耐压为16V的旁路电容。
专利摘要本实用新型公开了一种数字信号分支器，包括信号输入端和多个信号输出端，数字信号分支器的电路中设多个运算放大器，其中的一个运算放大器为输入运算放大器，其输入端为所述的信号输入端，其它的运算放大器为输出运算放大器，输出运算放大器的输出端为信号输出端，输入运算放大器的输出作为输出运算放大器的输入。与目前的技术相比，本实用新型能使数字信号的分支电路大为简化，但稳定性和可靠性更高，应用范围更广，满足了工业生产、交通运输和社会生活等各行各业对优质、廉价的多路数字信号的需求。
文档编号H04L25/02GK201341157SQ20082021143
公开日2009年11月4日 申请日期2008年12月20日 优先权日2008年12月20日
发明者汪宝平 申请人:汪宝平