专利名称：一种同步电路及其摄像装置的制作方法
技术领域：
本实用新型涉及一种摄像装置，尤其涉及一种带多个图像传感器的摄像装置的同 步曝光控制的改进。
背景技术：
在多图像传感器的摄像系统中，以双图像传感器为例，在对运动的目标进行同时 拍摄时，由于两个图像传感器的曝光时间可能不一致，会导致两个图像传感器拍到的目标 不在同一位置。目前采用滚动曝光的CMOS图像传感器传感器中，要使两个图像传感器能够每次 曝光都同步，可以让两个图像传感器在初始拍摄时同时复位。但这样只解决了两个图像传 感器的曝光同时开始，不能保证在开始一段时间之后还会同步曝光。因此，有必要对现有技术进行改进。
实用新型内容本实用新型的目的在于，针对现有技术的上述缺点，提供了一种能保证多图像传 感器系统的多个图像传感器在同步曝光一段时间后，仍能保持同步曝光的同步电路及其摄
像装置。本实用新型的技术方案是提供了 一种摄像装置，包括第一图像传感器，用于接收第一时钟信号，以根据所述第一时钟信号进行曝光并 输出第一帧同步信号；第二图像传感器，用于接收第二时钟信号，以根据所述第二时钟信号进行曝光并 输出第二帧同步信号；所述摄像装置进一步包括同步电路，用于接收所述第一帧同步信号和所述第二帧同步信号，并根据所述第 一帧同步信号和所述第二帧同步信号控制所述第一时钟信号和所述第二时钟信号中的至 少一时钟信号，以控制所述第一图像传感器和所述第二图像传感器同步曝光。本实用新型所述的摄像装置，其中，所述同步电路包括第一逻辑电路，所述第一逻辑电路的第一输入端接收所述第一帧同步信号，所述 第一逻辑电路的第二输入端接收所述第一时钟信号；第二逻辑电路，所述第二逻辑电路的第一输入端接收所述第二帧同步信号，所述 第二逻辑电路的第二输入端接收所述第一时钟信号；第三逻辑电路，所述第三逻辑电路的第一输入端连接所述第一逻辑电路的输出 端，所述第三逻辑电路的第二输入端连接所述第二逻辑电路的输出端，所述第三逻辑电路 的输出端输出所述第二时钟信号，其中所述第一逻辑电路、所述第二逻辑电路和所述第三 逻辑电路配置成在所述第一帧同步信号和所述第二帧同步信号不同步时停止所述第二时钟信号的输出。本实用新型所述的摄像装置，其中，所述第一逻辑电路包括反相器，所述反相器的输入端接收所述第一帧同步信号；第一与非门，所述第一与非门的第一输入端与所述反相器的输出端连接，所述第 一与非门的第二输入端接收所述第一时钟信号；所述第二逻辑电路包括第二与非门，所述第二与非门的第一输入端接收所述第二 帧同步信号，所述第二与非门的第二输入端接收所述第一时钟信号；所述第三逻辑电路包括第三与非门，所述第三与非门的第一输入端连接所述第一 与非门的输出端，所述第三与非门的第二输入端连接所述第二与非门的输出端，所述第三 与非门的输出端输出所述第二时钟信号。本实用新型所述的摄像装置，其中，所述同步电路包括第一逻辑电路，所述第一逻辑电路的第一输入端接收所述第一帧同步信号，所述 第一逻辑电路的第二输入端接收所述第三时钟信号；第二逻辑电路，所述第二逻辑电路的第一输入端接收所述第二帧同步信号，所述 第二逻辑电路的第二输入端接收所述第三时钟信号；第三逻辑电路，所述第三逻辑电路的第一输入端连接所述第一逻辑电路的输出 端，所述第三逻辑电路的第二输入端连接所述第二逻辑电路的输出端，所述第三逻辑电路 的输出端输出所述第一时钟信号，其中所述第一逻辑电路、所述第二逻辑电路和所述第三 逻辑电路配置成在所述第一帧同步信号领先所述第二帧同步信号时停止所述第一时钟信 号的输出；所述同步电路进一步包括第四逻辑电路，所述第四逻辑电路的第一输入端接收所述第一帧同步信号，所述 第四逻辑电路的第二输入端接收所述第三时钟信号；第五逻辑电路，所述第五逻辑电路的第一输入端接收所述第二帧同步信号，所述 第五逻辑电路的第二输入端接收所述第三时钟信号；第六逻辑电路，所述第六逻辑电路的第一输入端连接所述第四逻辑电路的输出 端，所述第六逻辑电路的第二输入端连接所述第五逻辑电路的输出端，所述第六逻辑电路 的输出端输出所述第二时钟信号，其中所述第四逻辑电路、所述第五逻辑电路和所述第六 逻辑电路配置成在所述第二帧同步信号领先所述第一帧同步信号时停止所述第二时钟信 号的输出。本实用新型所述的摄像装置，其中，所述第一逻辑电路包括第一与非门，所述第一 与非门的第一输入端接收所述第一帧同步信号，所述第一与非门的第二输入端接收所述第 三时钟信号；所述第二逻辑电路包括第一反相器，所述第一反相器的输入端接收所述第二帧同步信号；第二与非门，所述第二与非门的第一输入端与所述第一反相器的输出端连接，所 述第二与非门的第二输入端接收所述第三时钟信号；所述第三逻辑电路包括第三与非门，所述第三与非门的第一输入端连接所述第一 与非门的输出端，所述第三与非门的第二输入端连接所述第二与非门的输出端，所述第三与非门的输出端输出所述第一时钟信号；所述第四逻辑电路包括第二反相器，所述第二反相器的输入端接收所述第一帧同步信号；第四与非门，所述第四与非门的第一输入端与所述第二反相器的输出端连接，所 述第四与非门的第二输入端接收所述第三时钟信号；所述第五逻辑电路包括第五与非门，所述第五与非门的第一输入端接收所述第二 帧同步信号，所述第五与非门的第二输入端接收所述第三时钟信号；所述第六逻辑电路包括第六与非门，所述第六与非门的第一输入端连接所述第四 与非门的输出端，所述第六与非门的第二输入端连接所述第五与非门的输出端，所述第六 与非门的输出端输出所述第二时钟信号。一种同步电路，用于控制第一图像传感器和第二图像传感器同步曝光；所述第一 图像传感器，用于接收第一时钟信号，以根据所述第一时钟信号进行曝光并输出第一帧同 步信号；所述第二图像传感器，用于接收第二时钟信号，以根据所述第二时钟信号进行曝 光并输出第二帧同步信号；其中，所述同步电路，用于接收所述第一帧同步信号和第二帧同步信号，并根据所述第 一帧同步信号和所述第二帧同步信号控制所述第一时钟信号和所述第二时钟信号中的至 少一时钟信号，以控制所述第一图像传感器和所述第二图像传感器同步曝光。本实用新型通过采用同步电路，使摄像装置的多个图像传感器在同步曝光一次 后，仍能保持同步曝光。
图1为本实用新型实施例一的摄像装置原理图；图2为本实用新型实施例一的同步电路原理图；图3为本实用新型实施例一的第二图像传感器输出的图像帧领先第一图像传感 器时的同步控制时序图；图4为本实用新型实施例一的第二图像传感器输出的图像帧落后第一图像传感 器时的同步控制时序图；图5为本实用新型实施例二的摄像装置原理图；图6为本实用新型实施例二的同步电路原理图；图7为本实用新型实施例二的第二图像传感器输出的图像帧领先第一图像传感 器时的同步控制时序图。
具体实施方式
以下结合附图，将对本实用新型的较佳实施例加以详细说明。本实用新型的同步电路可应用于包括两个、三个或更多个图像传感器的摄像装 置，下面以两个图像传感器的摄像装置为例进行说明。本实用新型实施例一的摄像装置原理图如图1所示，其包括第一图像传感器110 用于接收第一时钟信号CLK1，以根据第一时钟信号CLKl进行曝光并输出第一帧同步信号Cl ；第二图像传感器120用于接收第二时钟信号CLK2，以根据第二时钟信号CLK2进行曝光 并输出第二帧同步信号C2。该摄像装置还进一步包括一同步电路140，用于接收第一帧同 步信号Cl和第二帧同步信号C2，并根据第一帧同步信号Cl和所述第二帧同步信号C2控 制第一时钟信号CLKl和第二时钟信号CLK2中的至少一时钟信号，以控制第一图像传感器 110和第二图像传感器120同步曝光。本实施例中，同步电路接收第一时钟信号CLK1，并根据第一帧同步信号Cl和第二 帧同步信号C2产生第二时钟信号CLK2。该同步电路具体包括第一逻辑电路、第二逻辑电 路和第三逻辑电路。其中，第一逻辑电路的第一输入端接收第一帧同步信号Cl，第一逻辑电 路的第二输入端接收第一时钟信号CLKl ；第二逻辑电路的第一输入端接收第二帧同步信 号C2，第二逻辑电路的第二输入端接收第一时钟信号CLK1，第三逻辑电路的第一输入端连 接第一逻辑电路的输出端，第三逻辑电路的第二输入端连接第二逻辑电路的输出端，第三 逻辑电路的输出端输出第二时钟信号CLK2，其中第一逻辑电路、第二逻辑电路和第三逻辑 电路配置成在第一帧同步信号Cl和第二帧同步信号C2不同步时停止第二时钟信号CLK2 的输出。本实施例的同步电路课具体为如图2所示，即以上第一逻辑电路可具体包括反 相器141和第一与非门142。其中反相器141的输入端接收第一帧同步信号Cl ；第一与非 门142的第一输入端与反相器141的输出端连接，第一与非门142的第二输入端接收第一 时钟信号CLK1。第二逻辑电路包括第二与非门143，第二与非门143的第一输入端接收第 二帧同步信号C2，第二与非门143的第二输入端接收第一时钟信号CLKl ；第三逻辑电路包 括第三与非门144，第三与非门144的第一输入端连接第一与非门142的输出端，第三与非 门144的第二输入端连接第二与非门143的输出端，第三与非门144的输出端输出第二时 钟信号CLK2。需要说明的是，图2所示的同步电路仅为多种同步电路中的一种，可以根据需要 对其进行结构变换，只要其原理符合本实施例，即可认为在本实用新型的保护范围之内。下面结合具体情况对以上摄像装置及其同步电路作详细分析。如图1所示，在第一图像传感器110与第二图像传感器120输出的图像帧同步的 情况下，帧同步信号端Cl和C2相位相同，当Cl和C2同时为高电平时，第一时钟信号CLKl 从第二与非门143通过，可以输出与第一时钟信号CLKl相同的第二时钟信号CLK2;当Cl和 C2同时为低电平时，第一时钟信号CLKl从第一与非门142通过，也可以输出CLK2，此时两 个图像传感器都能正常工作。如果由于某种原因使两个图像传感器输出的图像帧不同步，一般会出现两种情 况一种是第二图像传感器120输出的图像帧领先第一图像传感器110，此时第二图像传感 器120的帧同步信号将先进入帧消隐状态；一种是第二图像传感器120输出的图像帧落后 第一图像传感器110，此时第一图像传感器110的帧同步信号将先进入帧消隐状态。下面结合第一时钟信号CLK1、第二时钟信号CLK2、第一图像传感器110的帧同步 信号端Cl及第二图像传感器120的帧同步信号端C2的时序图对以上两种情况具体分析。其中第一图像传感器的帧消隐时钟周期数和帧有效时钟周期数，以及第二图像传 感器的帧消隐时钟周期数和帧有效时钟周期数，均可以在拍摄时根据实际情况设定。在以 下分析中，设定第一图像传感器的帧消隐时钟周期数为4个时钟周期，帧有效时钟周期为8个时钟周期；设定第二图像传感器的帧消隐时钟周期数为4个时钟周期，帧有效时钟周期 数为9个时钟周期数。对于第一种情况，其时序图如图3所示，由于第一图像传感器110的帧同步信号端 Cl为高电平，而第二图像传感器120的帧同步信号端C2为低电平，根据如图2所示的同步 电路，第二图像传感器120的第二时钟信号CLK2就会一直输出低电平信号，如图3中的阴 影部分所示，直到两个帧同步信号端重新同时为低电平，第二时钟信号CLK2才恢复输出正 常的时钟信号，此时第一图像传感器110和第二图像传感器120的帧消隐时钟周期数相 同，所以Cl和C2可以同时变为高电平，使两个图像传感器下次拍摄可同步曝光。对于第二种情况，其时序图如图4所示，在第二图像传感器120的帧同步信号端C2 刚开始落后第一图像传感器110的帧同步信号端Cl时，Cl为低电平，C2为高电平，第二时 钟信号CLK2不会停止输出。当Cl变为高电平时，第二时钟信号CLK2被停止，直到Cl再次 变为低电平时，第二时钟信号CLK2才有输出。第二图像传感器在它的帧消隐时钟周期数计 满后，才会变为帧有效，也即C2才变为高电平。此时的情况是，C2为低电平，Cl为高电平， 所以第二时钟信号CLK2有输出。第二图像传感器计完其帧有效的时钟周期数之后，又会变 为帧消隐时间，C2变为低电平。而此时第一图像传感器仍然处于帧有效状态，即Cl为高电 平。所以第二时钟信号CLK2又被停止，直到第一时钟信号CLKl也变为帧消隐，即第一时钟 信号CLKl变为低电平，第二时钟信号CLK2才输出。此时，两个图像传感器重新同步上。本实用新型实施例二还提供了一种摄像装置，如图5所示，与实施例一不同的是， 本实施例的图像传感器中，同步电路240接收第三时钟信号CLK3，并根据第一帧同步信号 Cl和第二帧同步信号C2产生第一时钟信号CLKl和第二时钟信号CLK2。实施例二中的同步电路同样可由第一逻辑电路、第二逻辑电路和第三逻辑电路组 成。其中，第一逻辑电路的第一输入端接收第一帧同步信号Cl，第一逻辑电路的第二输入端 接收第三时钟信号CLK3 ；第二逻辑电路的第一输入端接收第二帧同步信号C2，第二逻辑电 路的第二输入端接收第三时钟信号CLK3 ；第三逻辑电路的第一输入端连接第一逻辑电路 的输出端，第三逻辑电路的第二输入端连接第二逻辑电路的输出端，第三逻辑电路的输出 端输出第一时钟信号CLK1，其中第一逻辑电路、第二逻辑电路和第三逻辑电路配置成在第 一帧同步信号Cl领先第二帧同步信号C2时停止第一时钟信号CLKl的输出。本实施例二中的同步电路还进一步包括第四逻辑电路、第五逻辑电路和第六逻 辑电路。其中，第四逻辑电路的第一输入端接收第一帧同步信号Cl，第四逻辑电路的第二输 入端接收第三时钟信号CLK3 ；第五逻辑电路的第一输入端接收第二帧同步信号C2，第五逻 辑电路的第二输入端接收第三时钟信号CLK3 ；第六逻辑电路的第一输入端连接第四逻辑 电路的输出端，第六逻辑电路的第二输入端连接第五逻辑电路的输出端，第六逻辑电路的 输出端输出第二时钟信号CLK2，其中第四逻辑电路、第五逻辑电路和第六逻辑电路配置成 在第二帧同步信号领先第一帧同步信号Cl时停止第二时钟信号CLK2的输出。本实施例二中，同步电路具体可以是如图6所示的电路，即以上第一逻辑电路包 括第一与非门243，第一与非门243的第一输入端接收第一帧同步信号Cl，所述第一与非门 243的第二输入端接收第三时钟信号CLK3。第二逻辑电路包括第一反相器241，第一反相器241的输入端接收第二帧同步信 号Cl ；还包括第二与非门244，第二与非门244的第一输入端与第一反相器241的输出端连接，第二与非门244的第二输入端接收第三时钟信号CLK3。第三逻辑电路包括第三与非门247，第三与非门247的第一输入端连接第一与非 门243的输出端，第三与非门247的第二输入端连接第二与非门244的输出端，第三与非门 247的输出端输出第一时钟信号CLKl。第四逻辑电路包括第二反相器242，第二反相器242的输入端接收第一帧同步信 号Cl ；还包括第四与非门245，第四与非门245的第一输入端与第二反相器242的输出端连 接，第四与非门245的第二输入端接收第三时钟信号CLK3。第五逻辑电路包括第五与非门246，第五与非门246的第一输入端接收第二帧同 步信号Cl，第五与非门246的第二输入端接收第三时钟信号CLK3。第六逻辑电路包括第六与非门248，第六与非门248的第一输入端连接第四与非 门245的输出端，第六与非门248的第二输入端连接第五与非门246的输出端，第六与非门 248的输出端输出第二时钟信号CLK2。下面结合图7所示的时序图，对实施例二的摄像装置作详细分析。如前所述，在第一图像传感器210与第二图像传感器220输出的图像帧同步的情 况下，帧同步信号端Cl和C2相位相同，当Cl和C2同时为高电平时，第三时钟信号CLK3可 以从第一与非门243，输出与第三时钟信号CLK3相同的第一时钟信号CLKl，第三时钟信号 CLK3从第五与非门246通过，输出与第一时钟信号CLKl相同的第二时钟信号CLK2 ；当Cl 和C2同时为低电平时，第三时钟信号CLK3从第二与非门244和第四与非门245通过，也可 以输出CLKl和CLK2，此时两个图像传感器都能正常工作。如果由于某种原因使两个图像传感器输出的图像帧不同步，一般会出现两种情 况一种是第二图像传感器220输出的图像帧领先第一图像传感器210，此时第二图像传感 器220的帧同步信号将先进入帧消隐状态；一种是第二图像传感器220输出的图像帧落后 第一图像传感器210，此时第一图像传感器210的帧同步信号将先进入帧消隐状态。图6所示的同步电路原理图可以理解为由两个图2所示原理图的并行连接，同时 输出控制两个图像传感器的时钟信号。无论哪一个图像传感器的帧同步信号领先进入帧消 隐状态，都可以选择其中的一个支路将领先的图像传感器时钟停止，如图7所示。因此，当 第二图像传感器输出的图像帧领先第一图像传感器时，也不需要等待一次才能实现同步曝 光，其同步效果比实施例一的同步电路更好。本实用新型通过采用同步电路，使得摄像装置的多个图像传感器同步曝光一次 后，在下一次或再下次仍能保持曝光同步。依此原理，当摄像装置具有三个或以上图像传 感器时，可控制领先进入帧消隐状态的图像传感器的时钟信号停止，一直等到最后一个图 像传感器进入帧消隐状态，才启动所有被停止的时钟信号，控制所有的图像传感器同步，解 决了现有技术中存在的问题。应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换， 而所有这些改进和变换都应属于本实用新型所附权利要求的保护范围。
9
权利要求一种摄像装置，包括第一图像传感器，用于接收第一时钟信号，以根据所述第一时钟信号进行曝光并输出第一帧同步信号；第二图像传感器，用于接收第二时钟信号，以根据所述第二时钟信号进行曝光并输出第二帧同步信号；其特征在于所述摄像装置进一步包括同步电路，用于接收所述第一帧同步信号和所述第二帧同步信号，并根据所述第一帧同步信号和所述第二帧同步信号控制所述第一时钟信号和所述第二时钟信号中的至少一时钟信号，以控制所述第一图像传感器和所述第二图像传感器同步曝光。
2.根据权利要求1所述的摄像装置，其特征在于，所述同步电路包括第一逻辑电路，所述第一逻辑电路的第一输入端接收所述第一帧同步信号，所述第一 逻辑电路的第二输入端接收所述第一时钟信号；第二逻辑电路，所述第二逻辑电路的第一输入端接收所述第二帧同步信号，所述第二 逻辑电路的第二输入端接收所述第一时钟信号；第三逻辑电路，所述第三逻辑电路的第一输入端连接所述第一逻辑电路的输出端，所 述第三逻辑电路的第二输入端连接所述第二逻辑电路的输出端，所述第三逻辑电路的输出 端输出所述第二时钟信号，其中所述第一逻辑电路、所述第二逻辑电路和所述第三逻辑电 路配置成在所述第一帧同步信号和所述第二帧同步信号不同步时停止所述第二时钟信号 的输出。
3.如权利要求2所述的摄像装置，其特征在于，所述第一逻辑电路包括 反相器，所述反相器的输入端接收所述第一帧同步信号；第一与非门，所述第一与非门的第一输入端与所述反相器的输出端连接，所述第一与 非门的第二输入端接收所述第一时钟信号；所述第二逻辑电路包括第二与非门，所述第二与非门的第一输入端接收所述第二帧同 步信号，所述第二与非门的第二输入端接收所述第一时钟信号；所述第三逻辑电路包括第三与非门，所述第三与非门的第一输入端连接所述第一与非 门的输出端，所述第三与非门的第二输入端连接所述第二与非门的输出端，所述第三与非 门的输出端输出所述第二时钟信号。
4.根据权利要求1所述的摄像装置，其特征在于，所述同步电路包括第一逻辑电路，所述第一逻辑电路的第一输入端接收所述第一帧同步信号，所述第一 逻辑电路的第二输入端接收所述第三时钟信号；第二逻辑电路，所述第二逻辑电路的第一输入端接收所述第二帧同步信号，所述第二 逻辑电路的第二输入端接收所述第三时钟信号；第三逻辑电路，所述第三逻辑电路的第一输入端连接所述第一逻辑电路的输出端，所 述第三逻辑电路的第二输入端连接所述第二逻辑电路的输出端，所述第三逻辑电路的输出 端输出所述第一时钟信号，其中所述第一逻辑电路、所述第二逻辑电路和所述第三逻辑电 路配置成在所述第一帧同步信号领先所述第二帧同步信号时停止所述第一时钟信号的输 出；所述同步电路进一步包括第四逻辑电路，所述第四逻辑电路的第一输入端接收所述第一帧同步信号，所述第四 逻辑电路的第二输入端接收所述第三时钟信号；第五逻辑电路，所述第五逻辑电路的第一输入端接收所述第二帧同步信号，所述第五 逻辑电路的第二输入端接收所述第三时钟信号；第六逻辑电路，所述第六逻辑电路的第一输入端连接所述第四逻辑电路的输出端，所 述第六逻辑电路的第二输入端连接所述第五逻辑电路的输出端，所述第六逻辑电路的输出 端输出所述第二时钟信号，其中所述第四逻辑电路、所述第五逻辑电路和所述第六逻辑电 路配置成在所述第二帧同步信号领先所述第一帧同步信号时停止所述第二时钟信号的输 出ο
5.根据权利要求4所述的摄像装置，其特征在于，所述第一逻辑电路包括第一与非门， 所述第一与非门的第一输入端接收所述第一帧同步信号，所述第一与非门的第二输入端接 收所述第三时钟信号；所述第二逻辑电路包括第一反相器，所述第一反相器的输入端接收所述第二帧同步信号； 第二与非门，所述第二与非门的第一输入端与所述第一反相器的输出端连接，所述第 二与非门的第二输入端接收所述第三时钟信号；所述第三逻辑电路包括第三与非门，所述第三与非门的第一输入端连接所述第一与非 门的输出端，所述第三与非门的第二输入端连接所述第二与非门的输出端，所述第三与非 门的输出端输出所述第一时钟信号； 所述第四逻辑电路包括第二反相器，所述第二反相器的输入端接收所述第一帧同步信号； 第四与非门，所述第四与非门的第一输入端与所述第二反相器的输出端连接，所述第 四与非门的第二输入端接收所述第三时钟信号；所述第五逻辑电路包括第五与非门，所述第五与非门的第一输入端接收所述第二帧同 步信号，所述第五与非门的第二输入端接收所述第三时钟信号；所述第六逻辑电路包括第六与非门，所述第六与非门的第一输入端连接所述第四与非 门的输出端，所述第六与非门的第二输入端连接所述第五与非门的输出端，所述第六与非 门的输出端输出所述第二时钟信号。
6.一种同步电路，用于控制第一图像传感器和第二图像传感器同步曝光；所述第一图 像传感器，用于接收第一时钟信号，以根据所述第一时钟信号进行曝光并输出第一帧同步 信号；所述第二图像传感器，用于接收第二时钟信号，以根据所述第二时钟信号进行曝光并 输出第二帧同步信号；其特征在于，所述同步电路，用于接收所述第一帧同步信号和第二帧同步信号，并根据所述第一帧 同步信号和所述第二帧同步信号控制所述第一时钟信号和所述第二时钟信号中的至少一 时钟信号，以控制所述第一图像传感器和所述第二图像传感器同步曝光。专利摘要本实用新型公开了一种同步电路及其摄像装置，所述摄像装置包括第一图像传感器，用于接收第一时钟信号，以根据所述第一时钟信号进行曝光并输出第一帧同步信号；第二图像传感器，用于接收第二时钟信号，以根据所述第二时钟信号进行曝光并输出第二帧同步信号；所述摄像装置进一步包括同步电路，用于接收所述第一帧同步信号和所述第二帧同步信号，并根据所述第一帧同步信号和所述第二帧同步信号控制所述第一时钟信号和所述第二时钟信号中的至少一时钟信号，以控制所述第一图像传感器和所述第二图像传感器同步曝光。本实用新型通过采用同步电路，使摄像装置的多个图像传感器在同步曝光一次后，仍能保持同步曝光。
文档编号H04N5/235GK201726480SQ20092013411
公开日2011年1月26日 申请日期2009年7月17日 优先权日2009年7月17日
发明者师丹玮, 黄永春 申请人:深圳泰山在线科技有限公司