专利名称：时钟调制格式的处理装置及方法
技术领域：
本发明涉及通信领域，具体而言，涉及一种时钟调制格式的处理装置及方法。
背景技术：
光调制方式一直以来都是光网络技术的研究重点之一。随着市场的需求和技术的进步，光网络的速率越来越高，带宽越来越大。这就要求光信号频谱能量集中，频谱效率高， 有更优的色散容限和非线性容限，尽可能提高整个系统的传输性能。为了提高系统的传输性能，单一的调制技术已经逐渐无法适应日益增长的发展需要，于是出现了多级调制技术。在多级调制技术中，利用其中的一级进行数据调制以外，都会采用另外一级归零(Return Zero，简称为RZ)调制器进行时钟调制，然后与数据进行再调制。这种加入RZ调制的好处在于能够大幅提升光传输系统的光信噪比(Optical Signal and Noise Ratio，简称为OSNR)容限，抑制非线性效应对信号的损失，并且采用RZ调制后的信号具有非常丰富的时钟分量，可以提高信号的解调性能。因此这种加入RZ调制的多级调制技术有非常大的应用前景。在现有密集波分复用系统(DenseWavelength DivisionMultiplexing，简称为 DWDM)系统中，光信号的调制是由光收发合一模块完成。目前商用的多级调制高速光收发合一模块只能提供一种时钟调制格式，如NRZ，33% RZ, 50% RZ或者CSRZ。也即在原有的系统进行升级或者更换不同的调制格式时，无法在多种调制格式中进行切换，而只能更换相应调制格式的光收发合一模块，造成了很大的资源浪费和使用不便。
发明内容
本发明的主要目的在于提供一种时钟调制格式的处理装置及方法，以解决上述问题。根据本发明的一个方面，提供了一种时钟调制格式的处理装置。根据本发明的时钟调制格式的处理装置包括时钟调制单元，用于对信号进行时钟调制；调制格式切换单元，用于控制时钟调制单元实现多种时钟调制格式的切换。进一步地，上述装置还包括控制单元，用于接收配置命令，并根据配置命令控制调制格式切换单元选择时钟调制格式。进一步地，调制格式切换单元包括调制器偏置点控制模块，用于设置调制器的偏置点的位置为调制曲线的零点、顶点或者中点；调制器驱动电压幅度控制模块，用于设置驱动电压的幅度设置为2Vn或Vn，其中，2Vn为调制曲线的一个周期的长度，Vn为调制曲线的半个周期的长度；时钟信号速率选择控制模块，用于设置时钟信号。进一步地，调制器偏置点控制模块，用于在时钟调制格式为33%归零RZ时，设置调制器的偏置点的位置为调制曲线的顶点；调制器驱动电压幅度控制模块，用于在时钟调制格式为33% RZ时，设置驱动电压的幅度设置为2Vn，其中，2Vn为调制曲线的一个周期的长度；时钟信号速率选择控制模块，用于在时钟调制格式为33% RZ时，设置时钟信号为半速率时钟信号。进一步地，调制器偏置点控制模块，用于在时钟调制格式为50%归零RZ时，设置 RZ调制器的偏置点的位置为调制曲线的中点；调制器驱动电压幅度控制模块，用于在时钟调制格式为50% RZ时，设置驱动电压的幅度设置为Vn，其中，ν 为调制曲线的半个周期的长度；时钟信号速率选择控制模块，用于在时钟调制格式为50% RZ时，设置时钟信号为半速率时钟信号。进一步地，调制器偏置点控制模块，用于在时钟调制格式为载波抑制归零码CSRZ 时，设置RZ调制器的偏置点的位置为调制曲线的零点；调制器驱动电压幅度控制模块，用于在时钟调制格式为CSRZ时，设置驱动电压的幅度设置为2Vn，其中，2Vn为调制曲线的一个周期的长度；时钟信号速率选择控制模块，用于在时钟调制格式为CSRZ时，设置时钟信号为全速率时钟信号。进一步地，时钟信号速率选择控制模块，用于在时钟调制格式为非归零NRZ时，设置时钟信号为关闭。根据本发明的另一个方面，提供了一种时钟调制格式的处理方法。根据本发明的时钟调制格式的处理方法包括确定切换的时钟调制格式；控制时钟调制单元切换至时钟调制格式。进一步地，确定切换的时钟调制格式包括接收配置命令，并根据配置命令确定时钟调制格式。进一步地，控制时钟调制单元切换至时钟调制格式包括设置调制器的偏置点的位置为调制曲线的零点、顶点或者中点；设置驱动电压的幅度设置为2Vn或Vn，其中，2Vn 为调制曲线的一个周期的长度，Vn为调制曲线的半个周期的长度；设置时钟信号。通过本发明，采用时钟调制单元20，用于对信号进行时钟调制；调制格式切换单元40，连接至时钟调制单元20，用于控制时钟调制单元20实现多种时钟调制格式的切换， 解决了 DWDM系统中，原有的系统进行升级或者更换不同的调制格式时，无法在多种调制格式中进行切换，而只能更换相应调制格式的光收发合一模块，造成了很大的资源浪费和使用不便的问题，进而达到了实现了光收发合一模块在调制格式上的最大兼容性设计，扩大了单一光收发合一模块的使用范围，节省了重复开发所需要的时间、资源和成本。
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中图1是根据本发明实施例的时钟调制格式的处理装置的结构框图；图2是根据本发明优选实施例的结构框图；图3是根据本发明实施例的时钟调制格式的处理装置的优选的结构框图；图4是根据本发明实施例的优选实施例一的结构框图；图5是根据本发明实施例的优选实施例二的结构框图；图6是本发明产生33%占空比RZ时钟调制输出的示意图；图7是本发明产生50%占空比RZ时钟调制输出的示意图；图8是本发明产生CSRZ时钟调制输出的示意图9是根据本发明实施例的时钟调制格式的处理方法的流程图；以及图10是根据本发明优选实施例的时钟调制格式的处理方法的流程图。
具体实施例方式下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。图1是根据本发明实施例的时钟调制格式的处理装置的结构框图，该装置包括 时钟调制单元20和调制格式切换单元40，下面对上述结构进行详细描述时钟调制单元20，用于对信号进行时钟调制；调制格式切换单元40，连接至时钟调制单元20，用于控制时钟调制单元20实现多种时钟调制格式的切换。在相关技术中，在密集波分复用DWDM系统中，光信号的调制是由光收发合一模块完成。现有商用的多级调制高速光收发合一模块只能提供一种时钟调制格式，如NRZ，33% RZ, 50% RZ或者CSRZ。也即在原有的系统进行升级或者更换不同的调制格式时，无法在多种调制格式中进行切换，而只能更换相应调制格式的光收发合一模块，造成了很大的资源浪费和使用不便。本发明通过采用时钟调制单元20，用于对信号进行时钟调制；调制格式切换单元40，连接至时钟调制单元20，用于控制时钟调制单元20实现多种时钟调制格式的切换，实现了光收发合一模块在调制格式上的最大兼容性设计，扩大了单一光收发合一模块的使用范围，节省了重复开发所需要的时间、资源和成本。图2是根据本发明优选实施例的结构框图，如图2所示，该装置包括激光器控制监测单元21、激光器22、数据调制模块23、时钟调制模块M、调制器控制单元25、时钟控制单元沈、调制格式切换控制单元27，下面对上述结构进行详细描述激光器控制监测单元21，用于提供稳定，窄线宽的供调制的光源及其外围控制电路；激光器22，连接至激光器控制监测单元21，用于提供稳定的光源；数据调制单元23，连接至激光器22，对输入信号进行载波调制，将信息转换到光载波的相位或者幅度上；时钟调制单元对，连接至数据调制单元23，对信号进行时钟调制，包含RZ调制器和以时钟作为驱动信号的驱动器；调制器控制单元25，连接至数据调制单元23和时钟调制单元M，用于控制数据调制单元23和时钟调制单元M进行调制；时钟控制单元沈，连接至时钟调制单元M，用于提供稳定的时钟信号；调制格式切换控制单元27，连接至时钟调制单元M，根据需要对时钟调制单元M进行控制，实现NRZ，33% RZ, 50% RZ或者CSRZ之间的灵活切换。 主要包括调制器偏置点控制，调制器调制幅度控制和时钟信号速率选择控制三个主要控制功能模块。需要说明的是，在多级调制中，数据调制模块23和时钟调制模块M是可以互相更换顺序的。本发明是以数据调制在前，时钟调制在后的方式举例说明，但是对于本领域技术人员来说，应当理解本发明对于时钟调制在前，数据调制在后的方式亦同样适用。图3是根据本发明实施例的时钟调制格式的处理装置的优选的结构框图，优选地，该装置包括控制单元32，调制格式切换单元40包括调制器偏置点控制模块42、调制器驱动电压幅度控制模块44和时钟信号速率选择控制模块46，下面对上述结构进行详细描述控制单元32，连接至调制格式切换单元40，用于接收配置命令，并根据配置命令控制调制格式切换单元40选择时钟调制格式。优选地，控制单元在实际的光收发合一模块中可以采用微控制单元(Micro Control Unit，简称为MCU)或现场可编辑门阵列(FieldProgrammable Gate Array，简称为 FPGA)来实现。需要说明的是，此处的控制单元32为优选的方案，在实际的时钟调制格式切换过程中也可以选择手动选择切换的时钟调制格式。调制器偏置点控制模块42，用于设置调制器的偏置点的位置为调制曲线的零点、 顶点或者中点；调制器驱动电压幅度控制模块44，用于设置驱动电压的幅度设置为2Vn或 νπ，其中，2Vn为调制曲线的一个周期的长度，V,为调制曲线的半个周期的长度；时钟信号速率选择控制模块46，用于设置时钟信号。在时钟调制格式为33% RZ时，调制器偏置点控制模块42，用于设置调制器的偏置点的位置为调制曲线的顶点；调制器驱动电压幅度控制模块44，用于设置驱动电压的幅度设置为2Vn，其中，2Vn为调制曲线的一个周期的长度；时钟信号速率选择控制模块46，用于设置时钟信号为半速率时钟信号。在时钟调制格式为50% RZ时，调制器偏置点控制模块42，用于设置RZ调制器的偏置点的位置为调制曲线的中点；调制器驱动电压幅度控制模块44，用于设置驱动电压的幅度设置为^，其中，Vn为调制曲线的半个周期的长度；时钟信号速率选择控制模块46，用于设置时钟信号为半速率时钟信号。在时钟调制格式为CSRZ时，调制器偏置点控制模块42，用于设置RZ调制器的偏置点的位置为调制曲线的零点；调制器驱动电压幅度控制模块，用于设置驱动电压的幅度设置为2Vn，其中，2Vn为调制曲线的一个周期的长度；时钟信号速率选择控制模块46，用于设置时钟信号为全速率时钟信号。在时钟调制格式为NRZ时，时钟信号速率选择控制模块，用于设置时钟信号为关闭。优选实施例一为了帮助理解上述实施例，下面进一步描述本发明的其它多个优选实施例。图4是根据本发明实施例的优选实施例一的结构框图，如图4所示，光收发合一模块包括激光器控制检测模块401、时钟倍频单元和复用电路402、光源403、DPSK预编码模块404、调制器驱动模块405、DPSK调制模块406、调制器控制模块407、全时钟/半时钟选择输出模块408、调制器偏置点控制模块409、调制器驱动电压幅度控制模块410、RZ调制模块411、功率检测模块412、控制单元413，下面对上述结构进行详细描述。激光器控制监测模块401，用于提供稳定，窄线宽的供调制的光源及其外围控制电路；时钟倍频单元和复用电路402，用于提供稳定的时钟信号；光源503，连接至激光器控制监测模块401，输出供调制的稳定光源；DPSK预编码模块404，连接至时钟倍频单元和复用电路402，用于对电信号进行DPSK预编码；调制器驱动模块405，连接至DPSK预编码模块 404，用于将DPSK预编码模块404预编码的输出转换为调制器的驱动信号；DPSK调制模块 406，连接至光源403和调制器驱动405，对光信号进行DPSK载波调制，以相位信息来承载数字信息；调制器控制模块407，连接至DPSK调制模块406，用以控制DPSK载波调制；全时钟/ 半时钟选择输出模块408，连接至时钟倍频单元和复用电路402，用于根据调制方式选择输出全时钟或者半时钟；偏置点控制模块409，连接至调制器控制模块407，用于根据调制方式不同选择不同的偏置点位置；驱动电压幅度控制模块410，连接至调制器控制模块407， 用于根据调制方式不同选择不同的驱动电压幅度；RZ调制模块411，连接至偏置点控制模块409、驱动电压幅度控制模块410和全时钟/半时钟选择输出模块408 (相当于图3中的时钟信号速率选择控制模块)，用于根据调整后的偏置点控制、驱动电压幅度、和驱动时钟信号对数据进行时钟调制；功率检测模块412，用于检测调制后的信号功率；控制单元413， 连接至调制器偏置点控制模块409、调制器驱动电压幅度控制模块410和全时钟/半时钟选择输出模块408，用于根据不同的调制方式进行控制。采用上述结构的光收发合一装置进行调制格式切换时，包括下列方式首先确定切换的调制格式，然后根据调制格式的配置进行切换配置。方式一当需要光模块配置到占空比为33%的RZ-DPSK调制格式输出的时候，全时钟/半时钟选择输出模块408应选择半时钟输出到RZ调制器。而偏置点控制模块409 将偏置点控制到调制曲线的顶点；驱动电压幅度控制模块410将半时钟的幅度控制到2Vn 点。则此时得到占空比为33%的RZ-DPSK调制光信号输出，图6是本发明产生33%占空比 RZ时钟调制输出的示意图，如图6所示，信号的占空比可以达到33%。方式二 当需要光模块配置到占空比为50%的RZ-DPSK调制格式输出的时候。全时钟/半时钟选择输出模块408应选择全时钟输出到RZ调制器。偏置点控制模块409将偏置点控制到调制曲线的中点位置；驱动电压幅度控制模块410将半时钟的幅度控制到、 点。则此时得到占空比为50%的RZ-DPSK调制光信号输出，图7是本发明产生50%占空比 RZ时钟调制输出的示意图，如图7所示，信号的占空比可以达到50%。方式三当需要光模块配置到CSRZ-DPSK调制格式输出的时候。全时钟/半时钟选择输出模块408选择半时钟输出到RZ调制器。偏置点控制模块409将偏置点控制到调制曲线的零点位置；驱动电压幅度控制模块410将半时钟的幅度控制到2Vn点。则此时得到CSRZ-DPSK调制光信号输出，图8是本发明产生CSRZ时钟调制输出的示意图，如图8所示，信号的占空比可以达到67%。方式四当需要实现NRZ-DPSK调制格式输出的时候，只用关闭时钟调制器的调制功能，让信号光直通过去即可。优选实施例二图5是根据本发明实施例的优选实施例二的结构框图，如图5所示，光收发合一模块包括激光器控制检测模块501、时钟倍频单元和复用电路502、光源503、DQPSK预编码模块504、调制器驱动模块505、DQPSK调制模块506、调制器控制模块507、全时钟/半时钟选择输出模块508(相当于图3中的时钟信号速率选择控制模块)、调制器偏置点控制模块509、调制器驱动电压幅度控制模块510、RZ调制模块511、功率检测模块512和控制单元 513，下面对上述结构进行详细描述。激光器控制监测模块501，用于提供稳定，窄线宽的供调制的光源及其外围控制电路；时钟倍频单元和复用电路502，用于提供稳定的时钟信号；光源503，连接至激光器控制监测模块501，输出供调制的稳定光源；DQPSK预编码模块504，连接至时钟倍频单元和复用电路502，用于对电信号进行DQPSK预编码；调制器驱动模块505，连接至DPSK预编码模块 504，用于将DQPSK预编码模块504预编码的输出转换为调制器的驱动信号；DQPSK调制模块506，连接至光源503和调制器驱动505，对光信号进行DQPSK预编码并进行载波调制， 以相位信息来承载数字信息；调制器控制模块507，连接至DQPSK调制模块506，用于控制 DQPSK调制；全时钟/半时钟选择输出模块508，连接至时钟倍频单元和复用电路502，用于根据调制方式选择输出全时钟或者半时钟；调制器偏置点控制模块509，连接至调制器控制模块507，用于根据调制方式不同选择不同的偏置点位置；调制器驱动电压幅度控制模块510，连接至调制器控制模块507，用于根据调制方式不同选择不同的驱动电压幅度；RZ 调制模块511，连接至调制器偏置点控制模块509、调制器驱动电压幅度控制模块510和全时钟/半时钟选择输出模块508，用于根据调整后的偏置点控制、驱动电压幅度、和驱动时钟信号进行数据调制；功率检测模块512，用于检测调制后的信号功率；控制单元513，连接至调制器偏置点控制模块509、调制器驱动电压幅度控制模块510和全时钟/半时钟选择输出模块508，用于根据不同的调制方式进行控制。采用上述结构的光收发合一装置进行调制格式切换时，包括下列方式首先确定切换的调制格式，然后根据调制格式的配置进行切换配置。方式一，当光收发合一模块切换到占空比为33%的RZ-DQPSK调制格式输出的时候，全时钟/半时钟选择输出模块608选择半时钟输出到RZ调制器。偏置点控制模块609 将偏置点设置为调制曲线的顶点；驱动电压幅度控制模块610将半时钟的幅度控制到2Vn 点。则此时得到占空比为33%的RZ-DQPSK调制光信号输出。方式二，当光收发合一模块切换到占空比为50%的RZ-DQPSK调制格式输出的时候。全时钟/半时钟选择输出模块608应选择全时钟输出到RZ调制器。偏置点控制模块 609将偏置点控制到调制曲线的中点位置；驱动电压幅度控制模块610将半时钟的幅度控制到ν 点。则此时得到占空比为50%的RZ-DQPSK调制光信号输出。方式三，当光收发合一模块切换到CSRZ-DQPSK调制格式输出的时候。全时钟/半时钟选择输出模块608选择半时钟输出到RZ调制器。偏置点控制模块609将偏置点控制到调制曲线的零点位置驱动电压幅度控制模块610将半时钟的幅度控制到2Vn点。则此时得到CSRZ-DQPSK调制光信号输出，信号的占空比可以达到67%。方式四，当光收发合一模块切换到NRZ-DPSK调制格式输出的时候，只用关闭时钟调制器的调制功能，让信号光直通过去即可。需要说明的是，本发明优选实施例采用的数据调制格式为DPSK，DQPSK，本领域技术人员应当理解的是，本发明还适用于采用ODB等数据调制格式的光收发合一模块中。根据本发明的实施例，提供了一种时钟调制格式的处理方法。图9是根据本发明实施例的时钟调制格式的处理方法的流程图，如图9所示，该方法包括如下的步骤S902至步骤S904 步骤S902，确定切换的时钟调制格式；步骤S904，控制时钟调制单元切换至时钟调制格式。在相关技术中，在密集波分复用DWDM系统中，光信号的调制是由光收发合一模块完成。现有商用的多级调制高速光收发合一模块只能提供一种时钟调制格式，如NRZ，33% RZ, 50% RZ或者CSRZ。也即在原有的系统进行升级或者更换不同的调制格式时，无法在多种调制格式中进行切换，而只能更换相应调制格式的光收发合一模块，造成了很大的资源浪费和使用不便。本发明通过确定切换的时钟调制格式；控制时钟调制单元切换至时钟调
9制格式，实现了光收发合一模块在调制格式上的最大兼容性设计，扩大了单一光收发合一模块的使用范围，节省了重复开发所需要的时间、资源和成本。优选地，在步骤S902包括接收配置命令，并根据所述配置命令确定时钟调制格式。需要说明的是，上述步骤为优选的方案，在实际的时钟调制格式切换过程中也可以选择手动选择切换的时钟调制格式。优选地，步骤S904包括设置调制器的偏置点的位置为调制曲线的零点、顶点或者中点；设置驱动电压的幅度设置为2、或V-其中，2Vn为所述调制曲线的一个周期的长度，Vn为所述调制曲线的半个周期的长度；设置时钟信号。图10是根据本发明优选实施例的时钟调制格式的处理方法的流程图，如图10所示，包括如下的步骤步骤S1002，判断切换的调制格式。步骤S1004，获取所选定的调制格式的配置信息。步骤S1006，开始调制格式的切换和配置。优选地，步骤S1006包括步骤S1008，如果选定NRZ调制格式，只需要在配置上关掉RZ调制器的用作驱动信号的时钟，让已调NRZ光信号直通输出。步骤S1010，如果选定占空比为33%的RZ调制格式，选取半时钟信号做调制器驱动；步骤S1012，如果选定占空比为33%的RZ调制格式，信号幅度取2V-步骤S1014，如果选定占空比为33%的RZ调制格式，将用作时钟调制的RZ调制器偏置到调制器调制曲线的顶点。步骤S1016，如果选定占空比为50%的RZ调制格式，选取全时钟信号做调制器驱动。步骤S1018，如果选定占空比为50%的RZ调制格式信号幅度取νπ。步骤S1020，将调制器偏置到调制曲线的中点。步骤S1022，如果选定CSRZ调制格式，选取全时钟信号做调制器驱动。步骤S1024，如果选定CSRZ调制格式，驱动电压的幅度依然取2 π。步骤S1026，如果选定CSRZ调制格式，则需要将用作时钟调制的RZ调制器偏置到调制曲线的零点。需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。需要说明的是，方法实施例中描述的时钟调制格式的处理方法对应于上述的装置实施例，其具体的实现过程在装置实施例中已经进行过详细说明，在此不再赘述。通过本发明，在光收发合一模块中灵活切换NRZ，33% RZ, 50% RZ或者CSRZ时钟调制，实现了光收发合一模块在调制格式上的最大兼容性设计，能够在系统配置中对调制格式进行无缝切换，节省了重复开发所需要的时间、资源和成本，扩大了单一光收发合一模块的运用范围，丰富了光收发合一模块的配置手段。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种时钟调制格式的处理装置，其特征在于，包括 时钟调制单元，用于对信号进行时钟调制；调制格式切换单元，用于控制所述时钟调制单元实现多种时钟调制格式的切换。
2.根据权利要求1所述的装置，其特征在于，还包括控制单元，用于接收配置命令，并根据所述配置命令控制所述调制格式切换单元选择时钟调制格式。
3.根据权利要求1或2所述的装置，其特征在于，所述调制格式切换单元包括 调制器偏置点控制模块，用于设置调制器的偏置点的位置为调制曲线的零点、顶点或者中点；调制器驱动电压幅度控制模块，用于设置驱动电压的幅度设置为2Vn或νπ，其中，2Vn 为所述调制曲线的一个周期的长度，ν 为所述调制曲线的半个周期的长度； 时钟信号速率选择控制模块，用于设置时钟信号。
4.根据权利要求3所述的装置，其特征在于，所述调制器偏置点控制模块，用于在所述时钟调制格式为33%归零RZ时，设置调制器的偏置点的位置为调制曲线的顶点；所述调制器驱动电压幅度控制模块，用于在所述时钟调制格式为33% RZ时，设置驱动电压的幅度设置为2Vn，其中，2Vn为所述调制曲线的一个周期的长度；所述时钟信号速率选择控制模块，用于在所述时钟调制格式为33% RZ时，设置所述时钟信号为半速率时钟信号。
5.根据权利要求3所述的装置，其特征在于，所述调制器偏置点控制模块，用于在所述时钟调制格式为50%归零RZ时，设置RZ调制器的偏置点的位置为调制曲线的中点；所述调制器驱动电压幅度控制模块，用于在所述时钟调制格式为50% RZ时，设置驱动电压的幅度设置为Vn，其中，Vn为所述调制曲线的半个周期的长度；所述时钟信号速率选择控制模块，用于在所述时钟调制格式为50% RZ时，设置所述时钟信号为半速率时钟信号。
6.根据权利要求3所述的装置，其特征在于，所述调制器偏置点控制模块，用于在所述时钟调制格式为载波抑制归零码CSRZ时，设置RZ调制器的偏置点的位置为调制曲线的零点；所述调制器驱动电压幅度控制模块，用于在所述时钟调制格式为CSRZ时，设置驱动电压的幅度设置为2Vn，其中，2Vn为所述调制曲线的一个周期的长度；所述时钟信号速率选择控制模块，用于在所述时钟调制格式为CSRZ时，设置所述时钟信号为全速率时钟信号。
7.根据权利要求3所述的装置，其特征在于，所述时钟信号速率选择控制模块，用于在所述时钟调制格式为非归零NRZ时，设置时钟信号为关闭。
8.—种时钟调制格式的处理方法，其特征在于，包括 确定切换的时钟调制格式；控制时钟调制单元切换至所述时钟调制格式。
9.根据权利要求8所述的方法，其特征在于，确定切换的时钟调制格式包括 接收配置命令，并根据所述配置命令确定所述时钟调制格式。
10.根据权利要求8或9所述的方法，其特征在于，控制时钟调制单元切换至所述时钟调制格式包括设置调制器的偏置点的位置为调制曲线的零点、顶点或者中点； 设置驱动电压的幅度设置为2Vn或Vn，其中，2Vn为所述调制曲线的一个周期的长度， νπ为所述调制曲线的半个周期的长度； 设置时钟信号。
全文摘要
本发明公开了一种时钟调制格式的处理装置及方法，该装置包括时钟调制单元，用于对信号进行时钟调制；调制格式切换单元，用于控制时钟调制单元实现多种时钟调制格式的切换。通过本发明，节省了重复开发所需要的时间、资源和成本。
文档编号H04B10/516GK102237930SQ20101017810
公开日2011年11月9日 申请日期2010年5月6日 优先权日2010年5月6日
发明者李蒙 申请人:中兴通讯股份有限公司