专利名称：固态成像装置和成像系统的制作方法
技术领域：
本发明涉及固态成像装置和成像系统。
背景技术：
日本专利公开No. 2002-344809公开了具有在图像传感器(像素阵列)中布置的垂直移位寄存器和水平移位寄存器的成像装置。日本专利公开No. 2002-344809还公开了如下布置，在该布置中，与一个像素电路一起在一个区域中布置垂直移位寄存器的单位块 (选择和驱动一行的单位)。根据在日本专利公开No. 2002-344809中公开的布置，例如，在布置垂直移位寄存器的单位块的列及其相邻的列中，像素电路易于受由单位块的操作导致的电源电势和接地电势的变化的影响。当电源电势和接地电势改变时，会在从像素电路输出的信号中产生噪声，从而导致较差的图像质量。另外，包含于具有大的入射光量的像素中的像素内读出电路会大大改变列信号线的电势等，从而导致电源电势和接地电势的变化，尽管这不仅适用于在日本专利公开 No. 2002-344809中公开的布置。该影响会通过其它的像素，特别是共享电源线和接地线的相邻像素而波动，从而导致图像质量的劣化。
发明内容
本发明提供有利地抑制由电源线和接地线的电势的变化导致的图像质量劣化的技术。本发明的第一方面提供一种具有像素阵列的固态成像装置，在所述像素阵列中， 布置多个单位单元以形成多个行和多个列，所述多个单位单元中的每一个包含像素，并且， 像素包含光电转换元件和像素内读出电路，所述像素内读出电路输出与在光电转换元件中产生的电荷对应的信号，其中，电力通过电源线和接地线被供给到所述多个单位单元，并且，所述多个单位单元中的至少一个包含具有与电源线连接的第一电极和与接地线连接的第二电极的电容元件的至少一部分。本发明的第二方面提供包括在第一方面中限定的固态成像装置和处理从固态成像装置输出的信号的处理器的成像系统。参照附图阅读示例性实施例的以下说明，本发明的其它特征将变得明显。
图IA和图IB解释根据本发明的实施例的固态成像装置的示意性布置的例子；图2解释根据本发明的实施例的成像块的布置的例子；图3解释根据本发明的实施例的像素的布置的例子；图4A和图4B解释根据本发明的实施例的移位寄存器的布置的例子；图5解释根据本发明的实施例的定时图的例子；
图6示出单位单元类型；图7示出单位单元类型；图8示出光电转换元件和电容元件的布置的例子；图9示出光电转换元件和电容元件的布置的其它例子；图10示出放射线成像系统。
具体实施例方式将参照图IA和图IB描述根据本发明的实施例的固态成像装置100的示意性布置。可通过例如排列多个成像块101来形成固态成像装置100。在这种情况下，多个成像块 101的阵列可形成具有一个成像区域的传感器面板SP。多个成像块101可被布置在支撑基板102上。当固态成像装置100使用单个成像块101时，单个成像块101形成传感器面板 SP。可通过例如在半导体基板上形成电路元件或者在例如玻璃基板上形成半导体层并在半导体层上形成电路元件，来设置多个成像块101中的每一个。多个成像块101中的每一个具有像素阵列，在所述像素阵列中，多个像素被排列为形成多行和多列。固态成像装置100可用作捕获诸如X射线的放射线的图像的装置或捕获可见光的图像的装置。当固态成像装置100用作捕获放射线的图像的装置时，典型地可在传感器面板SP上设置将放射线转换成可见光的闪烁体103。闪烁体103将放射线转换成可见光，该可见光入射到传感器面板SP上并且被传感器面板SP (成像块101)上的各光电转换元件光电转换。以下将参照图2描述各成像块101的布置的例子。当固态成像装置100使用单个成像块101时，单个成像块101可被视为固态成像装置。成像块101具有像素阵列GA，在该像素阵列GA中，多个像素201被排列为形成多行和多列并且多个列信号线208a被布置。所述多个像素201中的每一个包含光电转换元件(例如，光电二极管)202和将与由光电转换元件202产生的电荷对应的信号(光信号)输出到列信号线208a的像素内读出电路203。 在像素阵列GA中，可进一步布置多个列信号线208b，并且，在这种情况下，像素内读出电路 203可被配置为将由自身产生的噪声输出到列信号线208b。沿行方向对齐的两个相邻的像素201的像素内读出电路203可被轴对称地布置为以例如所述两个像素201之间的边界线作为它们的对称轴。成像块101包含垂直扫描电路204和水平扫描电路205。虽然垂直扫描电路204 可被放置在例如两个相邻的列上的光电转换元件202之间，但是它也可被放置在像素阵列 GA中的最外面的列上的光电转换元件202外面。垂直扫描电路204包含例如根据第一时钟 CLKl执行移位操作的垂直移位寄存器，并且根据垂直移位寄存器的移位操作扫描像素阵列 GA中的多行。通过串联连接多个寄存器来形成垂直移位寄存器，并且由第一级中的寄存器接收的脉冲根据第一时钟CLKl被依次传送到随后级中的寄存器。与保持脉冲的寄存器对应的行要被选择。虽然水平扫描电路205可被放置在例如两个相邻的行上的光电转换元件202之间，但是它也可被放置在像素阵列GA中的最外面的行上的光电转换元件202外面。水平扫描电路205包含例如根据第二时钟CLK2执行移位操作的水平移位寄存器，并且根据水平移位寄存器的移位动作来扫描像素阵列GA中的多个列。通过串联连接多个寄存器来形成水
4平移位寄存器，并且由第一级中的寄存器接收的脉冲根据第二时钟CLK2被依次传送到随后级中的寄存器。与保持脉冲的寄存器对应的列要被选择。可通过垂直排列多个单位垂直扫描电路VSR来形成垂直扫描电路204，各单位垂直扫描电路VSR包含构成垂直移位寄存器的一个寄存器。各单位垂直扫描电路VSR可被放置在夹在属于给定列(图2中的最左面的列(S卩，第一列))的像素的光电转换元件202和属于与给定列相邻的列(图2中的左边第二列(即，第二列))的像素的光电转换元件202 之间的区域中。当脉冲通过垂直移位寄存器被传送时，各单位垂直扫描电路VSR将行选择信号VST驱动到活动电平，使得它属于的行上的像素201被选择。来自选择的行上的像素 201的光信号和噪声分别被输出到列信号线208a和208b。参照图2，列信号线208a和208b 由单个线表示。脉冲信号(开始脉冲)PULSEl和PULSE2分别被供给到垂直扫描电路204 和水平扫描电路205的输入端子(未示出)。可通过水平排列多个单位水平扫描电路HSR形成水平扫描电路205，各单位水平扫描电路HSR包含构成水平移位寄存器的一个寄存器。各单位水平扫描电路HSR被放置在被夹在属于一行(图2中的从上面起第四行(即，第四行))的各对两个相邻像素(第一和第二列上的一对像素、第三和第四列上的一对像素、..·)中的两个光电转换元件202之间的区域中。但是，各单位水平扫描电路HSR不被放置在夹在沿列方向对齐的两个相邻像素中的两个光电转换元件202之间的区域中。该布置对于减小沿列方向的光电转换元件202 之间的间隙是有利的。当脉冲通过水平移位寄存器被传送时，各单位水平扫描电路HSR控制开关207，使得它属于的列被选择，即，该列上的列信号线208a和208b分别与水平信号线209a和209b连接。即，来自选择的行上的像素201的光信号和噪声分别被输出到列信号线208a和208b，并且，来自选择的列(即，选择的列信号线208a和208b)的信号被输出到水平信号线209a和209b。这实现X-Y寻址。水平信号线209a和209b分别与输出放大器210a和210b的输入连接，并且，输出到水平信号线209a和209b的信号分别被输出放大器210a和210b放大，并且分别通过焊盘211a和211b被输出。像素阵列GA可被视为是通过排列分别包含像素201的多个单位单元200以形成多行和多列而获得的。单位单元200可包含几种类型。某个单位单元200包含单位垂直扫描电路VSR的至少一部分。虽然在图2所示的例子中，两个单位单元200的集合仅包含一个单位垂直扫描电路VSR，但是，一个单位单元200可包含一个单位垂直扫描电路VSR，或者三个或更多个单位单元200的集合可包含一个单位垂直扫描电路VSR。另一单位单元200包含单位水平扫描电路HSR的至少一部分。虽然在图2所示的例子中，一个单位单元200包含一个单位水平扫描电路HSR，但是，多个单位单元200的集合可包含一个单位垂直扫描电路VSR。又一单位单元200同时包含单位垂直扫描电路VSR的至少一部分和单位水平扫描电路HSR的至少一部分。又一单位单元200包含例如具有输出放大器210a的至少一部分的单位单元、具有输出放大器210b的至少一部分的单位单元和包含开关207的单位单元。将参照图3描述各像素201的布置的例子。如上所述，像素201包含光电转换元件202和像素内读出电路203。光电转换元件202典型地可以是光电二极管。像素内读出电路203可包含例如第一放大器电路310、箝位电路320、光信号采样和保持电路340以及噪声采样和保持电路360，以及第二放大器电路中的NMOS晶体管343和363以及行选择开关 344 和 364。
光电转换元件202包含与第一放大器电路310的PMOS晶体管303的栅极连接的电荷存储单元。PMOS晶体管303的源极通过PMOS晶体管304与电流源305连接。通过使用PMOS晶体管303和电流源305形成第一源极跟随器电路。通过使用PMOS晶体管303形成源极跟随器电路对于减少Ι/f噪声是有效的。PMOS晶体管304用作启用开关，在供给到其栅极的启用信号EN变为活动电平从而其被接通时，其启用第一源极跟随器电路。第一放大器电路310将与电荷/电压转换单元CVC的电势对应的信号输出到中间节点nl。在图3所示的例子中，光电转换元件202的电荷存储单元和PMOS晶体管303的栅极形成共用节点，该节点用作将存储于电荷存储单元中的电荷变为电压的电荷/电压转换单元CVC。S卩，电荷/电压转换单元CVC具有由存储于电荷存储单元中的电荷Q和电荷/电压转换单元CVC的电容值C确定的电压V ( = Q/C)。电荷/电压转换单元CVC通过用作复位开关的PMOS晶体管302而与复位电势Nres连接。当复位信号PRES变为活动电平时，PMOS 晶体管302被接通，因此，电荷/电压转换单元CVC的电势被复位为复位电势Vres。箝位电路320使用箝位电容321，以根据电荷/电压转换单元CVC的复位电势，箝位通过第一放大器电路310输出到中间节点nl的噪声。换句话说，箝位电路320是用于根据由光电转换元件202产生的电荷从从第一源极跟随器电路输出到中间节点nl的信号消除该噪声的电路。输出到中间节点nl的噪声包含在复位时产生的kTC噪声。通过将箝位信号PCL变为活动电平以接通PMOS晶体管323并且随后将箝位信号PCL变为不活动电平以关断PMOS晶体管323，来完成箝位。箝位电容321的输出端子与PMOS晶体管322的栅极连接。PMOS晶体管322的源极通过PMOS晶体管3M与电流源325连接。通过使用PMOS晶体管322和电流源325形成第二源极跟随器电路。PMOS晶体管3M用作启用开关，在被供给到其栅极的启用信号ENO变为活动电平从而其被接通时，其启用第二源极跟随器电路。当光信号采样信号TS变为活动电平时，根据由光电转换元件202的光电转换产生的电荷而从第二源极跟随器电路输出的信号作为光信号通过开关341被写入电容342中。 在紧接着将电荷/电压转换单元CVC的电势复位之后在接通PMOS晶体管323时从第二源极跟随器电路输出的信号是噪声。当噪声采样信号TN变为活动电平时，该噪声通过开关361 被写入电容362中。该噪声包含第二源极跟随器电路的偏移成分。当垂直扫描电路204的单位垂直扫描电路VSR将行选择信号VST驱动为活动电平时，保持在电容342中的信号(光信号)通过第二放大器电路中的NMOS晶体管343和行选择开关344被输出到列信号线208a。同时，保持在电容362中的信号(噪声)通过第二放大器电路中的NMOS晶体管363和行选择开关364被输出到列信号线208b。第二放大器电路中的NMOS晶体管343和设置在列信号线208a上的恒流源(未示出)形成源极跟随器电路。类似地，第二放大器电路中的NMOS晶体管363和设置在列信号线208b上的恒流源(未示出)形成源极跟随器电路。像素201可包含加法开关346，该加法开关346对来自多个相邻的像素201的光信号进行相加。在加法模式中，加法模式信号ADD变为活动电平，因此，加法开关346被接通。因此，加法开关346使相邻的像素201的电容342相互连接，由此将光信号平均化。类似地，像素201可包含加法开关366，该加法开关366对来自多个相邻的像素201的噪声信号进行相加。当加法开关366被接通时，加法开关366将相邻的像素201的电容362相互连接，由此将噪声信号平均化。
像素201可具有用于改变灵敏度的功能。像素201可包含例如第一灵敏度改变开关380、第二灵敏度改变开关382和与它们相关联的电路元件。当第一改变信号WIDEl变为活动电平时，第一灵敏度改变开关380被接通，从而，第一附加电容381的电容值被加到电荷/电压转换单元CVC的电容值上。这降低像素201的灵敏度。当第二改变信号WIDE2变为活动电平时，第二灵敏度改变开关382被接通，从而，第二附加电容383的电容值被加到电荷/电压转换单元CVC的电容值上。这进一步降低像素201的灵敏度。以这种方式，添加降低像素201的灵敏度的功能使得能够接收更多量的光，由此使动态范围变宽。当第一改变信号WIDEl变为活动电平时，启用信号ENw可变为活动电平， 以使得除了启用PMOS晶体管303以执行源极跟随器操作以外，还启用PMOS晶体管385以执行源极跟随器操作。虽然垂直扫描电路204可具有各种布置，但是，它可具有例如图4A所示的布置。在图4A所示的垂直扫描电路204中，各单位垂直扫描电路VSR包含一个D型触发器401，并且，第一时钟CLKl被供给到D型触发器401的时钟输入。第一脉冲信号PULSEl被供给到第一级中的单位垂直扫描电路VSR的D型触发器401的D输入，并且响应第一时钟CLKl被接收。第一级中的D型触发器401从其Q输出输出具有与第一时钟CLKl的一个周期对应的时间段的脉冲信号。各单位垂直扫描电路VSR的D型触发器401的Q输出被使用，以选择单位垂直扫描电路VSR所属于的行，并且通过例如缓冲器402作为行选择信号VST被输出。各单位垂直扫描电路VSR的D型触发器401的Q输出与下一级中的单位垂直扫描电路 VSR的D型触发器401的D输入连接。虽然水平扫描电路205可具有各种布置，但是它可具有例如图4B所示的布置。在图4B所示的水平扫描电路205中，各单位水平扫描电路HSR包含一个D型触发器411，并且，第二时钟CLK2被供给到D型触发器411的时钟输入。第二脉冲信号PULSE2被供给到第一级中的单位水平扫描电路HSR的D型触发器411的D输入，并且，响应第二时钟CLK2被接收。第一级中的单位水平扫描电路HSR从其Q输出输出具有与第二时钟CLK2的一个周期对应的时间段的脉冲信号。各单位水平扫描电路HSR的Q输出被用于选择单位水平扫描电路HSR所属于的列，并且通过例如缓冲器412作为列选择信号HST被输出。各单位水平扫描电路HSR的Q输出与下一级中的单位水平扫描电路HSR的D型触发器411的D输入连接。注意，通过将水平扫描电路205的水平扫描时段乘以像素阵列GA中的行的数量，获得作为垂直扫描电路204的扫描时段的垂直扫描时段。水平扫描时段是扫描像素阵列GA中的所有列所需要的时间段。由此，供给到产生用于选择列的列选择信号HST的水平扫描电路205的第二时钟CLK2的频率大大高于供给到产生用于选择行的行选择信号VST的垂直扫描电路204的第一时钟CLKl的频率。将参照图5描述供给到各像素201的主要信号。复位信号PRES、启用信号EN、箝位信号PCL、光信号采样信号TS和噪声采样信号TN是低活动信号。虽然图5没有示出，但是，启用信号ENO可以是与启用信号EN类似的信号。并且，虽然图5没有示出，但是，在第一改变信号WIDEl变为活动时，启用信号ENw可以按照与启用信号EN相同的方式进行转变。首先，启用信号EN在像素阵列GA中的所有行上变得活动，并且，光信号采样信号 TS以脉冲形式(pattern)变为活动电平，因此，光信号被写入电容342中。然后，复位信号 PRES以脉冲形式变为活动电平，因此，电荷/电压转换单元CVC的电势被复位。箝位信号PCL以脉冲形式变为活动电平。当箝位信号PCL处于活动电平时，噪声采样信号TN以脉冲形式变为活动电平，因此，噪声被写入电容362中。与垂直扫描电路204的第一行对应的单位垂直扫描电路VSR将其行选择信号 VST(VSTO)变为活动电平。这意味着垂直扫描电路204选择像素阵列GA的第一行。在这种状态下，与水平扫描电路205的第一列到最后列对应的单位水平扫描电路HSR将它们的列选择信号HST(HST0 HSTn)变为活动电平。这意味着水平扫描电路205依次选择像素阵列GA的第一列到最后列。因此，分别从输出放大器210a和210b输出像素阵列GA的第一行上的第一列到最后列上的像素的光信号和噪声信号。然后，与垂直扫描电路204的第二行对应的单位垂直扫描电路VSR将其行选择信号VST (VSTl)变为活动电平。与水平扫描电路205的第一列到最后列对应的单位水平扫描电路HSR将它们的列选择信号HST(HST0 HSTn)变为活动电平。通过对于第一行到最后行执行这种动作，从像素阵列GA输出一个图像。当通过电源线和接地线供给了电力的单位单元200包含像素201以外的电路时， 该电路的操作可导致电源电势和接地电势的变化。然后，会在从通过电源线和接地线供给了电力的单位单元200和与关注的单位单元200共享电源线和接地线的其它单位单元 200(特别是相邻的单位单元200)输出的信号中产生噪声。另外，包含于具有大的入射光量的像素201中的像素内读出电路203可大大改变列信号线208的电势或像素内读出电路 203中的信号线的电势。这会导致电源电势和接地电势的变化。在这种情况下，同样，会在从导致电源电势和接地电势的变化的像素201和与关注的像素201共享电源线和接地线的其它像素201(特别是相邻的像素201)输出的信号中产生噪声。在本实施例中，像素阵列 GA、特别是包含于像素阵列GA中的多个单位单元200中的全部或一些包含在电源线VDD和接地线GND之间的电容元件的至少一部分。单位单元200可完全或部分地包含电容元件。 在后一种情况下，多个单位单元200的集合典型地可包含一个电容元件。电容元件具有第一电极和第二电极。第一电极与电源线VDD连接，并且，第二电极与接地线GND连接。这使得能够抑制由电源电势和接地电势的变化导致的图像质量劣化。如上所述，包含于像素阵列GA中的多个单位单元200可包含像素201具有不同结构的几种类型。如图6所示，包含于像素阵列GA中的多个单位单元200可包含第一类型的单位单元200a、第二类型的单位单元200b、第三类型的单位单元200c、第四类型的单位单元200d和第五类型的单位单元200e。在图6所示的例子中，第一类型的单位单元200a不包含像素201以外的任意电路元件，更特别地，不包含诸如MOS晶体管的有源元件，也不包含电容元件CAP。除了像素201 以外，第二类型的单位单元200b包含单位垂直扫描电路VSR的至少一部分和电容元件CAP 的至少一部分。除了像素201以外，第三类型的单位单元200c包含单位水平扫描电路HSR 的至少一部分和电容元件CAP的至少一部分。除了像素201以外，第四类型的单位单元200d 包含单位垂直扫描电路VSR的至少一部分、单位水平扫描电路HSR的至少一部分和电容元件CAP的至少一部分。除了像素201以外，第五类型的单位单元200e包含输出放大器210 的至少一部分和电容元件CAP的至少一部分。在图3所示的例子中，水平扫描电路205扫描多个列信号线(一对列信号线)208a和208b，以依次将它们与水平信号线209a和209b 连接。
在图6所示的例子中，电容元件CAP被布置在单位单元200b200e中的每一个中， 在单位单元200b 200e中，包含很容易导致电源线VDD和接地线GND的电势的变化的有源元件。在图6所示的例子中，电容元件CAP不被布置在没有诸如MOS晶体管的有源元件的单位单元200a中。但是，电容元件CAP也可被布置在单位单元200a中。将参照图7描述电容元件布置规则的另一例子。在图7所示的例子中，第一类型的单位单元200a不包含像素201以外的电路元件，更具体而言，不包含诸如MOS晶体管的有源元件，而是包含电容元件CAP的至少一部分。除了像素201以外，第二类型的单位单元 200b包含单位垂直扫描电路VSR的至少一部分，但不包含电容元件CAP。除了像素201以外，第三类型的单位单元200c包含单位水平扫描电路HSR的至少一部分，但不包含电容元件CAP。除了像素201以外，第四类型的单位单元200d包含单位垂直扫描电路VSR的至少一部分和单位水平扫描电路HSR的至少一部分，但不包含电容元件CAP。除了像素201以外，第五类型的单位单元200e包含输出放大器210的至少一部分，但不包含电容元件CAP。 在图7所示的例子中，电容元件CAP不被布置在单位单元200b 200e中的每一个中，单位单元200b 200e分别包含单位垂直扫描电路VSR、单位水平扫描电路HSR和输出放大器 210中的至少一个的一部分。电容元件CAP的至少一部分被布置在不具有单位垂直扫描电路VSR、单位水平扫描电路HSR和输出放大器210中的任一个的单位单元200a中。当不存在布置电容元件的足够空间时，该电容元件布置规则是有效的。注意，除了输出放大器210 以外，图7没有示出包含单位垂直扫描电路VSR和单位水平扫描电路HSR中的至少一个的至少一部分的单位单元。但是，设置这种单位单元也是可能的。根据图7所示的例子，在这种单位单元中没有布置电容元件CAP。将参照图8描述光电转换元件202和电容元件CAP的布置的例子。首先将解释光电转换元件202的布置的例子。可在基板上形成成像块101，该基板是通过例如在第一导电类型(例如，η型)的半导体部件(未示出)上外延生长第一导电类型的半导体层820而制成的。元件通过元件隔离部分830相互绝缘。各像素201的光电转换元件202包含例如在半导体层820中形成的第二导电类型(例如，P型)的杂质区域(阱)801和布置在杂质区域801中的第一导电类型的杂质区域802和816。形成第一导电类型的杂质浓度在杂质区域802中比在杂质区域816中高。杂质区域802被杂质区域816包围。第一导电类型的杂质区域803被布置在杂质区域802中。形成第一导电类型的杂质浓度在杂质区域803中比在杂质区域802中高。第二导电类型的杂质区域804被布置在杂质区域802和816中。第一导电类型的杂质区域802、816和803以及第二导电类型的杂质区域801和804形成埋入型的光电二极管。第二导电类型的杂质区域801的上部周边部分被第二导电类型的杂质区域806包围。杂质区域806包含第二导电类型的接触区域809。第一导电类型的杂质区域 (阱)811被布置在杂质区域806周围。预定的电势通过杂质区域806被施加到用作光电转换元件202的一个电极的杂质区域801。通过光电转换入射到光电转换元件202上的光产生的电荷被杂质区域802收集并且进一步被杂质区域803收集。用作光电转换元件202的另一电极的杂质区域803与像素内读出电路203连接。下面将说明电容元件CAP。通过假定第一导电类型是η型并且第二导电类型是ρ 型，进行描述。但是，第一导电类型可以是P型并且第二导电类型可以是η型。可通过使用在栅极氧化物膜形成处理中形成的氧化物膜作为电介质，形成电容元件CAP。更具体而言，可通过例如与电源线VDD连接的用作第一电极的杂质区域816、与接地线GND连接的用作第二电极的多晶硅电极815和布置在它们之间的氧化物膜814，形成电容元件CAP。可在例如栅极氧化物膜形成处理中形成氧化物膜814。可在例如栅极电极形成处理中形成多晶硅电极815。可在形成于第一导电类型的半导体层820上的第二导电类型的杂质区域(阱)812 中形成第一导电类型的杂质区域816。接地线GND可通过接触区域813与杂质区域812连接。以下将参照图9描述电容元件CAP的布置的另一例子。通过假定第一导电类型是 η型并且第二导电类型是ρ型，进行描述。但是，第一导电类型可以是P型并且第二导电类型可以是η型。可通过第一导电类型的半导体层(阱)820与第二导电类型的杂质区域850 的p-n结，形成电容元件CAP。第一导电类型的半导体层(阱)820通过第一导电类型的接触区域852与电源线VDD连接。第二导电类型的杂质区域850通过第二导电类型的接触区域851与接地线GND连接。向p-n结施加反向偏压，使得它用作电容元件CAP。图10示出根据本发明的固态成像装置被应用于X射线诊断系统(放射线成像系统)的例子。放射线成像系统包含放射线成像装置6040和处理从放射线成像装置6040输出的信号的图像处理器6070。放射线成像装置6040用作上述的固态成像装置100如图IB 所示的那样被应用以捕获放射线的装置。通过X射线管(放射线源)6050发射的X射线 6060透过病人的胸部6062或被检查体6061，并且进入放射线成像装置6040。入射的X射线承载被检查体6061的身体内部的信息。图像处理器(处理器)6070处理从放射线成像装置6040输出的信号(图像)，并且可基于通过处理获得的信号在例如控制室内的显示器 6080上显示图像。并且，图像处理器6070可通过传送路径6090将通过处理获得的信号传送到远程点。这使得能够在位于例如另一地点的诊室中的显示器6081上显示图像，或者在诸如光盘的记录介质上记录图像。记录介质可以是胶片6110，并且，在这种情况下，胶片处理器6100 在胶片6110上记录图像。 根据本发明的固态成像装置也适用于捕获可见光的图像的成像系统。这种成像系统可包含例如固态成像装置100和处理从固态成像装置100输出的信号的处理器。处理器的处理可包含例如转换图像格式的处理、压缩图像的处理、改变图像尺寸的处理和改变图像衬度的处理中的至少一种。 虽然已参照示例性实施例说明了本发明，但应理解，本发明不限于公开的示例性实施例。以下的权利要求的范围应被赋予最宽的解释以包含所有的变更方式以及等同的结构和功能。
权利要求
1.一种具有像素阵列的固态成像装置，在所述像素阵列中，布置多个单位单元以形成多行和多列，所述多个单位单元中的每一个包含像素，并且，像素包含光电转换元件和像素内读出电路，所述像素内读出电路输出与在光电转换元件中产生的电荷对应的信号， 其中，电力通过电源线和接地线被供给到所述多个单位单元，并且， 所述多个单位单元中的至少一个包含具有与电源线连接的第一电极和与接地线连接的第二电极的电容元件的至少一部分。
2.根据权利要求1的装置，其中，形成像素阵列的至少一列的单位单元中的每一个包含单位垂直扫描电路的至少一部分，并且，单位垂直扫描电路的集合形成被配置为扫描所述多个行的垂直扫描电路，并且，所述多个单位单元包含具有单位垂直扫描电路的至少一部分和电容元件的至少一部分的单位单元。
3.根据权利要求1的装置，其中，形成像素阵列的至少一行的单位单元中的每一个包含单位水平扫描电路的至少一部分，并且，单位水平扫描电路的集合形成被配置为扫描多个列的水平扫描电路，并且，所述多个单位单元包含具有单位水平扫描电路的至少一部分和电容元件的至少一部分的单位单元。
4.根据权利要求1的装置，其中，像素阵列包含要被像素驱动的多个列信号线和要与所述多个列信号线中的所选择一个连接的水平信号线，并且，所述多个单位单元包含具有放大输出到水平信号线的信号的输出放大器的至少一部分和电容元件的至少一部分的单位单元。
5.根据权利要求1的装置，其中，像素阵列包含要被单位单元的像素驱动的多个列信号线，形成像素阵列的所述多个列中的一列的单位单元中的每一个包含单位垂直扫描电路的至少一部分，并且，单位垂直扫描电路的集合形成被配置为扫描所述多个行的垂直扫描电路，形成像素阵列的所述多个行中的一行的单位单元中的每一个包含单位水平扫描电路的至少一部分，并且，单位水平扫描电路的集合形成被配置为扫描所述多个列以依次连接所述多个列信号线与水平信号线的水平扫描电路，并且， 所述多个单位单元包含不布置电容元件并且布置单位垂直扫描电路、单位水平扫描电路和放大输出到水平信号线的信号的输出放大器中的至少一个的至少一部分的单位单元；和不布置单位垂直扫描电路、单位水平扫描电路和输出放大器中的任一个并且布置电容元件的至少一部分的单位单元。
6.一种成像系统，包括在权利要求1中限定的固态成像装置；和处理从固态成像装置输出的信号的处理器。
全文摘要
本申请涉及固态成像装置和成像系统。该固态成像装置包括像素阵列，在所述像素阵列中，布置多个单位单元以形成多行和多列，其中所述多个单位单元中的每一个包含像素，并且，像素包含光电转换元件和像素内读出电路，所述像素内读出电路输出与在光电转换元件中产生的电荷对应的信号，电力通过电源线和接地线被供给到所述多个单位单元，并且，所述多个单位单元中的至少一个包含具有与电源线连接的第一电极和与接地线连接的第二电极的电容元件的至少一部分。
文档编号H04N5/325GK102316281SQ201110185389
公开日2012年1月11日 申请日期2011年7月4日 优先权日2010年7月7日
发明者山下雄一郎, 有岛优, 河野祥士, 清水伸一郎, 菊池伸, 藤村大 申请人:佳能株式会社