基于压缩感知的cmos图像传感器成像系统及方法
【技术领域】
[0001]本发明涉及一种CMOS图像传感器成像系统及方法，特别是涉及一种基于压缩感知的CMOS图像传感器成像系统及方法。
【背景技术】
[0002]高速视频信号作为科研、工程、军事以及娱乐等领域中一种重要观察手段在诸多高速运动场合已经得以广泛应用。在科研上，我们需要研究爆炸和碰撞等高速物理现象；在军事上，需要实时跟踪高速目标；在日常娱乐中，需要捕捉精彩体育瞬间。另外在未来人工智能领域，高速图像传感器作为机器的眼睛，其重要性不言而喻。
[0003]作为高速成像系统的核心器件，图像传感器质量的好坏直接决定着最终成像效果。目前图像传感器主要包括电荷耦合器件(CCD)和互补金属氧化物半导体(CMOS)两种典型结构。与CCD相比，CMOS图像传感器(CIS)则是把光线强弱转化为电流或者电压大小，而不是采用电荷量的多少来表征光信号。凭借多年来的迅猛发展，CIS的性能已经能得到大幅度提升，成像质量几乎可以与CCD抗衡，可算是后来居上。CIS有着诸多优势，具有成本低、功耗低、结构简单以及易于集成等优点。CIS可以在采集完信号之后便可以及时读出，并且与之相关的电路结构都可以直接集成在内部，这使得其在速度上明显优于CCD。
[0004]然而，高速CIS也面临着严峻的挑战，尽管光信号转换为电信号这一过程非常迅速，但电路工作速度制约着系统的整体工作速度。特别是在高速成像的情形下，CIS芯片需要在极短时间内存储大量数据以至于存储速度和空间是目前传统电路结构有待突破的一个最为关键的技术瓶颈。
[0005]传统CIS无法突破上述技术瓶颈的主要原因在于其信号的采样速度是建立在奈奎斯特采样定律之上的。奈奎斯特采样定律认为当采样频率大于两倍的信号频率时，信号可以被完全恢复。因此，图像的分辨率越大，或者信号本身达到的频率越高，所需的采样频率将达到极限。压缩感知技术则可以突破这一极限。根据压缩感知理论，当信号在某一基底上是稀疏的时候(非零系数远小于信号总数)，所需样本数会大大减小，远小于奈奎斯特样本数。
[0006]因此，本发明的目的在于提供一种基于压缩感知技术的CIS成像系统及其成像方法，以克服传统高速CIS所存在的技术瓶颈。
【发明内容】
[0007]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于压缩感知的CMOS图像传感器成像系统及方法，以克服传统高速CMOS图像传感器所面临的技术瓶颈，突破传统奈奎斯特采样定律的限制，从而实现成像速度成倍提升。
[0008]为实现上述目的及其他相关目的，本发明提供一种基于压缩感知的CMOS图像传感器成像系统，包括:像素阵列，用于将采集的光信号转换为电信号；时序控制模块，用于控制所述像素阵列的曝光时序；线性反馈移位寄存器，用于产生对应于像素阵列的每一个像素点的伪随机数序列，并基于所述伪随机数序列决定哪些像素点需要被求平均；以及Sigma-delta模数转换器，用于依次对需要被求平均的像素点进行采样，对采样后的像素点进行求平均并进行量化，获得观测结果。
[0009]作为本发明的基于压缩感知的CMOS图像传感器成像系统的一种优选方案，所述像素阵列包括多个像素子模块，每个像素子模块包括多个像素点，其中，每个像素子模块分配有一个独立的线性反馈移位寄存器和Sigma-delta模数转换器。
[0010]作为本发明的基于压缩感知的CMOS图像传感器成像系统的一种优选方案，所述伪随机数序列由“1”和“0”组成，其中，“1”对应的像素点表示该像素点需要被Sigma-delta模数转换器进行求平均，“0”对应的像素点表示该像素点不参与求平均。
[0011]作为本发明的基于压缩感知的CMOS图像传感器成像系统的一种优选方案，所述时序控制模块还用于在每次观测后对线性反馈移位寄存器中的伪随机数序列进行更新。
[0012]进一步地，所述时序控制模块还用于决定一帧图像中所需要进行的观测次数。
[0013]作为本发明的基于压缩感知的CMOS图像传感器成像系统的一种优选方案，所述CMOS图像传感器成像系统通过控制一帧图像所需的观测次数来控制图像的压缩比，通过图像的压缩比控制图像的成像速度。
[0014]作为本发明的基于压缩感知的CMOS图像传感器成像系统的一种优选方案，所述CMOS图像传感器成像系统还包括：
[0015]压缩感知矩阵运算模块，用于基于伪随机序列矩阵进行离散余弦变换，获得压缩感知矩阵；
[0016]离散余弦变换系数运算模块，用于基于观测结果和压缩感知矩阵进行最小化一范数运算，获得原图像对应的离散余弦变换系数；
[0017]反离散余弦变换运算模块，用于基于所述离散余弦变换系数对所述观测结果进行反离散余弦变换得到原图像。
[0018]本发明还提供一种基于压缩感知的CMOS图像传感器成像方法，包括步骤：步骤1)，基于像素阵列采集光信号并转换为电信号；步骤2)，基于线性反馈移位寄存器产生对应于像素阵列的每一个像素点的伪随机数序列，并基于所述伪随机数序列决定哪些像素点需要被求平均；步骤3)，基于Sigma-delta模数转换器依次对需要被平均的像素点进行采样，对采样后的像素点进行求平均并进行量化，获得观测结果；步骤4)，基于伪随机序列矩阵进行离散余弦变换，获得压缩感知矩阵；步骤5)，基于观测结果和压缩感知矩阵进行最小化一范数运算，获得原图像对应的离散余弦变换系数；以及步骤6)，基于所述离散余弦变换系数对所述观测结果进行反离散余弦变换得到原图像。
[0019]作为本发明的基于压缩感知的CMOS图像传感器成像方法的一种优选方案，所述像素阵列包括多个像素子模块，每个像素子模块包括多个像素点，其中，每个像素子模块分配有一个独立的线性反馈移位寄存器和Sigma-delta模数转换器。
[0020]作为本发明的基于压缩感知的CMOS图像传感器成像方法的一种优选方案，所述伪随机数序列由“1”和“0”组成，其中，“1”对应的像素点表示该像素点需要被Sigma-delta模数转换器进行求平均，“0”对应的像素点表示该像素点不参与求平均。
[0021]作为本发明的基于压缩感知的CMOS图像传感器成像方法的一种优选方案，通过控制一帧图像所需的观测次数来控制图像的压缩比，通过图像的压缩比控制图像的成像速度。
[0022]如上所述，本发明的完整的发明名称，具有以下有益效果：本发明提出了一种压缩感知CMOS图像传感器成像系统和成像方法，成像速度提升的倍数与所选的压缩比有关，通过连续读取的次数来控制压缩比，所选择的压缩比越高，成像速度便越高，因此，本发明可以实现CMOS图像传感器成像速度成倍提升。另外，本发明为每个像素子模块非配一个独立的线性反馈移位寄存器及Sigma-delta模数转换器，各个模块之间的读出是并行的，从而大大提高了读取速度；本发明的读出过程采用了流水线式结构，可以节省伪随机序列产生所需时间。本发明结构简单，可以大大提高成像速度，在图像传感领域具有广泛的应用前景。
【附图说明】
[0023]图1显示为本发明的基于压缩感知的CMOS图像传感器成像系统的整体框架示意图。
[0024]图2显示为本发明的基于压缩感知的CMOS图像传感器成像系统中一个子模块的框架示意图，其包括时序控制模块、一个像素子模块、一个的线性反馈移位寄存器和一个Sigma-delta模数转换器。
[0025]图3显示为本发明的基于压缩感知的CMOS图像传感器成像方法的流程示意图。
[0026]图4显示为本发明的基于压缩感知的CMOS图像传感器成像方法的观测流程示意图。
[0027]元件标号说明
[0028]11像素阵列
[0029]111 像素子模块
[0030]12时序控制模块
[0031]13线性反馈移位寄存器组