固态成像装置和成像系统的制作方法
【技术领域】
[0001]本发明涉及固态成像装置和成像系统。
【背景技术】
[0002]近年来，CMOS图像传感器被广泛用于数字照相机、数字摄像录像机和移动电话用照相机单元中。响应减少部件数量和功率消耗的要求，开发了具有内置的模拟-数字(AD)转换单元的CMOS图像传感器。这种类型的CMOS图像传感器的一种形式被称为“斜坡型列ADC”。在斜坡型列ADC中，对像素阵列的各列设置AD转换单元(ADC)。斜坡型列ADC包含对各列设置的比较器电路和基准信号产生电路。在许多情况下，比较器电路比较像素信号与用作基准信号的斜坡信号，测量直到像素信号的电势与斜坡信号的电势之间的大小关系逆转的时间段，并且在对各列设置的列存储器中作为数字数据保持测量的时间段。例如，日本专利申请公开N0.2013-93837公开了通过使用基准信号和计数从基准信号的电压开始从初始电压改变的时间点起的时间段的被称为所谓的“共用计数器”的单个计数器向各列电路输出计数信号的方法。
[0003]但是，在日本专利申请公开N0.2013-93837公开的构成中，保持通过执行与像素的复位对应的信号的AD转换获得的结果的N存储器和保持通过执行来自像素的与入射光对应的信号的AD转换获得的结果的S存储器是在物理上分开的电路。因此，不能使得直到计数信号与比较结果信号分别到达N存储器和S存储器的传播延迟完全相等。并且，由于N存储器和S存储器是分开的电路，因此，由于N存储器与S存储器之间的晶体管元件之间的变化可在锁存电路定时上出现差异。即，保持于N存储器和S存储器中的计数值由于上述的两个因素而不同。因此，CDS(相关双重采样)处理之后的信号分量包含偏移并且不变为O。由于偏移对各列具有特定的变化，因此存在所述偏移会变为使图像质量劣化的噪声分量的可能性。
[0004]本发明的目的是，提供可减少作为噪声分量的偏移的固态成像装置和成像系统。
【发明内容】
[0005]根据本发明的一个方面，固态成像装置包括:像素；被配置为将从像素输出的模拟信号转换成数字信号的模拟-数字转换单元；第一存储器；以及，第二存储器，其中，在第一转换时段期间，模拟-数字转换单元将响应像素的复位从像素输出的模拟信号转换成数字信号，第一存储器保持从模拟-数字转换单元输出的数字信号，然后，根据第一传送控制信号，第二存储器保持由第一存储器保持的数字信号，在第二转换时段期间，模拟-数字转换单元将基于像素的光电转换从像素输出的模拟信号转换成数字信号，第一存储器保持从模拟-数字转换单元输出的数字信号，并且，其中，第一存储器具有第一锁存电路和第二锁存电路，第一锁存电路被配置为保持从模拟-数字转换单元输出的数字信号，第二锁存电路被配置为根据第二传送控制信号保持由第一锁存电路保持的数字信号，并且，第二存储器具有第三锁存电路和第四锁存电路，第三锁存电路被配置为根据第一传送控制信号保持被保持于第一锁存电路中的数字信号，第四锁存电路被配置为根据第三传送控制信号保持由第三锁存电路保持的数字信号。
[0006]从参照附图对示例性实施例的以下描述，本发明的其它特征将变得清晰。
【附图说明】
[0007]图1是示出根据本发明的第一示例性实施例的固态成像装置的构成例子的示图。
[0008]图2是示出根据第一示例性实施例的存储器块的构成例子的示图。
[0009]图3是根据第一示例性实施例的固态成像装置的定时图。
[0010]图4是示出根据本发明的第二示例性实施例的固态成像装置的构成例子的示图。
[0011]图5是示出根据第二示例性实施例的第二存储器块的构成例子的示图。
[0012]图6是示出根据本发明的第三示例性实施例的成像系统的构成例子的示图。
【具体实施方式】
[0013]现在将根据附图详细描述本发明的优选实施例。
[0014](第一示例性实施例)
[0015]图1是示出根据本发明的第一示例性实施例的固态成像装置1000的构成例子的示图。像素单元I包含二维矩阵状配置的多个像素100。各像素100通过光电转换基于入射光输出模拟像素信号。通过垂直扫描电路6按行依次选择矩阵状布置的像素100。选择的行中的各列的像素100向各列的读出电路200输出像素信号。读出电路单元2具有对像素100的各列布置的多个读出电路200。各列的读出电路200读出并保持从各行的像素100输出的像素信号。各读出电路200可具有放大从像素100输出的信号的放大器，并且，可具有驱动各像素100的内部电路的电流源。以下，描述读出电路200具有放大器的例子。基准信号产生电路7产生电势在每单位时间以恒定梯度变化的基准信号(斜坡信号)VRAMP。注意，基准信号VRAMP不限于斜坡信号，并且可以是台阶状变化的信号或电平随时间变化的信号。比较器单元3包含对像素100的各列布置的多个比较器电路300。各列的比较器电路300关于从基准信号产生电路7输出的基准信号VRAMP与各列的读出电路200的输出信号A_OUT之间的大小关系进行比较。当大小关系逆转时，相关的比较器电路300输出比较结果信号LATCH。计数器8计数根据AD转换分辨率的N(N是自然数)位的计数值，并且通过输出缓冲器800_0?800_N-1输出计数信号CNT [O]?CNT [N-1]。通过对各位的计数信号CNT[O]?CNT[N-1]设置输出缓冲器800_0?800_N-1，可向所有列的第一存储器410_0?410_N-1输出计数信号CNT[0]?CNT[N-1]。并且，存储器单元4可沿水平方向被分成多个块，并且，在通过对各块使用重复缓冲器中继计数信号CNT[0]?CNT[N-1]的同时，计数信号CNT[0]?CNT[N-1]可被输出到所有列的第一存储器410_0?410_N-1。定时产生器9输出传送控制信号MTXl [O]?MTX1[N-1]、传送控制信号MTX2[0]?MTX2[N_1]和传送控制信号 LTX[O]?LTX[N-1]。
[0016]存储器单元4包含对像素100的各列布置的多个存储器块400_0、400_1。在各列中设置作为数量与根据AD转换分辨率的位数N相同的存储器块的N个存储器块400_0?400_N-lo在后面参照图2详细描述存储器块400_0?400_N_1。在图1中示出最低有效位(LSB)的计数信号CNT [O]的S存储器块400_0和作为所有N个位中的比最低有效位(LSB)高I位的位的计数信号CNT [I]的存储器块400_1。存储器块400_0?400_N_1分别包含第一存储器410_0?410_N-1和第二存储器420_0?420_N_1。比较结果信号LATCH和传送控制信号MTXl [O]?MTX1[N-1]被输入到第一存储器410_0?410_N-1中的每一个中，并且，第一存储器410_0?410_N-1分别保持计数信号CNT [O]?CNT [N-1]。第一存储器410_0?410_N-1将保持的数字信号输出到第二存储器420_0?420_N-1。传送控制信号MTX2 [O]?MTX2[N-1]和传送控制信号LTX[0]?LTX[N_1]被输入到第二存储器420_0?420_N_1中的每一个中，并且，第二存储器420_0?420_N-1保持从第一存储器410_0?410_N_1输出的数字信号。根据来自水平扫描电路5的读出控制信号READ，第一存储器410_0?410_N-1通过第一输出信号线BITLl [O]?BITL1[N-1]将保持于其中的数字信号输出到信号处理单元(DSP) 10。根据来自水平扫描电路5的读出控制信号READ，第二存储器420_0?420_N-1通过第二输出信号线BITL2[0]?BITL2[N-1]将保持于其中的数字信号输出到信号处理单元(DSP) 10。信号处理单元10处理从存储器单元4输出的数字信号。
[0017]图2是示出存储器块400的构成例子的示图。存储器块400与图1中的存储器块400_0?400_N-1对应。第一存储器410与图1中的第一存储器410_0?410_N_1对应，并且包含第一锁存电路411和第二锁存电路412。根据比较结果信号LATCH，第一锁存电路411保持计数信号CNT作为数字信号L1_0。计数信号CNT与图1中的计数信号CNT[O]?CNT[N-1]对应。数字信号L1_0被输出到第二锁存电路412和第二存储器420。第二存储器420与图1中的第二存储器420_0?420_N-1对应。根据第二传送控制信号MTX1，第二锁存电路412保