电流镜、控制方法和图像传感器的制造方法
【技术领域】
[0001]本发明涉及电流镜、控制方法和图像传感器，更加具体地，涉及可以减小GND(接地)电位或电源电位的空间分布的任何影响的电流镜、控制方法和图像传感器。
【背景技术】
[0002]在电流镜中，镜像电流在负载晶体管中流动，负载晶体管是电流镜像目的地。镜像电流与在驱动晶体管中流动的基准电流成比例，驱动晶体管是电流镜像源。基准电流与镜像电流之间的比率被称为镜像比。
[0003]对于具有极高镜像比的电流镜，例如，大负载电流镜，重要的是增强驱动晶体管的驱动能力，即，减小驱动晶体管的输出阻抗。为了减小驱动晶体管的输出阻抗，有效的方法是使用FET(场效应晶体管)来构造电流镜并将驱动晶体管构造成SF(源极跟随器)晶体管O
[0004]例如，日本专利申请特开平第3-159410号中披露了 SF电流镜。
【发明内容】
[0005]在大负载电流镜中，负载晶体管例如可以是均作为负载的大量FET。在这样的电流镜中，负载FET在空间上分布，因此，这增加与一个GND端子或多个GND端子连接的GND (接地)线的长度。
[0006]当电流镜的FET均是nMOS (负沟道金属氧化物半导体)FET时，电流从负载FET流入上述长的GND线。这造成这样的现象:随着GND线在空间上远离GND端子，GND线的GND电位增大。
[0007]在如上所述的GND电位的空间分布的情况下，当任意的负载FET远离GND端子时，该FET的栅极源极间电压Ves减小且在该FET中流动的镜像电流减小。
[0008]注意，当电流镜中的FET均是pMOS (正沟道MOS) FET时，电源电位的空间分布也会发生与上述现象类似的现象。
[0009]因此，期望减小电流镜中的GND电位或电源电位的空间分布的任何影响。
[0010]根据本发明的实施例提供了一种电流镜，其包括:至少一个偏置放大器，所述偏置放大器被构造用来通过将电流馈入栅极线来调整所述栅极线的电压以使多个FET(场效应晶体管)的栅极源极间电压恒定，所述栅极线与作为所述电流镜中的负载部件的所述FET的栅极连接。
[0011]根据本发明的另一个实施例提供了一种电流镜控制方法，其包括:通过将电流馈入栅极线来调整所述栅极线的电压以使多个FET的栅极源极间电压恒定，所述栅极线与作为所述电流镜中的负载部件的所述FET的栅极连接。
[0012]根据本发明的又一个实施例提供了一种图像传感器，其包括:进行光电转换的像素单元；和电流镜。所述电流镜包括:均作为放大晶体管的电流源的多个负载FET，所述放大晶体管构成所述像素单元中的SF (源极跟随器)；和至少一个偏置放大器，所述偏置放大器被构造用来通过将电流馈入栅极线来调整所述栅极线的电压以使多个FET的栅极源极间电压恒定，所述栅极线与所述电流镜的均作为负载部件的所述FET的栅极连接。
[0013]在本发明的实施例中，栅极线通过被馈入所述栅极线的电流而被偏置，所述栅极线与所述电流镜中的均作为负载部件的多个FET的栅极连接，从而使所述FET的栅极源极间电压恒定。
[0014]在这里，所述电流镜可以是独立的器件或可以是器件中的内部模块。
[0015]根据本发明的实施例，在所述电流镜中，可以减小GND电位或电源电位的空间分布的任何影响。
[0016]虽然这里已经说明了效果，但是前述的说明在各个方面均是说明性的而非限制性的。应理解的是，可以产生本发明所述的很多其它效果中的任何一个。
[0017]根据如附图所示的本发明最佳实施方式的实施例的下面详细说明，本发明的这些和其它目的、特征和优势将变得更加明显。
【附图说明】
[0018]图1是示出了应用了本发明的实施例中的数码相机的示例性构造的框图；
[0019]图2是示出了图像传感器的示例性构造的框图；
[0020]图3是示出了图像传感器的另一个示例性构造的立体图；
[0021]图4是示出了像素阵列部及列处理部的示例性构造的框图；
[0022]图5是示出了像素单元的示例性构造的电路图；
[0023]图6是示出了电流镜的示例性构造的电路图；
[0024]图7图示了 vgg电位及vss电位的示例性空间分布；
[0025]图8是示出了偏置放大器的第一示例性构造的电路图；
[0026]图9是电流镜的工作流程图；并且
[0027]图10是示出了偏置放大器的第二示例性构造的电路图。
【具体实施方式】
[0028][应用了本发明的实施例中的数码相机]
[0029]图1是示出了应用了本发明的实施例中的数码相机的示例性构造的框图。
[0030]数码相机既能够拍摄静态图像又能够拍摄动态图像。
[0031]在图1中，数码相机包括光学系统1、图像传感器2、存储器3、信号处理部4、输出部5和控制部6。
[0032]光学系统I包括未图示的部件，例如，变焦透镜、聚焦透镜和光圈。光学系统I将来自外部的光引入图像传感器2。
[0033]图像传感器2例如是CMOS (互补金属氧化物半导体)图像传感器，并且拍摄图像。即，图像传感器2接收来自光学系统I的光并对其进行光电转换，从而输出与来自光学系统I的光相对应的图像数据。
[0034]存储器3暂时存储由图像传感器2提供的图像数据。
[0035]信号处理部4使用存储于存储器3的图像数据进行例如噪声去除和白平衡调整等信号处理。处理得到的图像数据被供给至输出部5。
[0036]输出部5输出由信号处理部4提供的图像数据。
[0037]S卩，输出部5例如包括液晶显示装置这样的显示装置(未图示)，并且显示与来自信号处理部4的图像数据相对应的图像，S卩，显示所谓的直通图像(through image)。
[0038]输出部5还包括驱动记录媒介(例如，半导体存储器、磁盘或光盘)的驱动器(未示出)，从而将来自信号处理部4的图像数据记录到记录媒介上。
[0039]控制部6例如按照用户的操作来控制数码相机的各部件模块。
[0040]在如上构造的数码相机中，图像传感器2接收来自光学系统I的光，并且输出与光相对应的图像数据。
[0041]由图像传感器2提供的图像数据被供给至存储器3以存储在存储器3中。存储于存储器3中的图像数据经受由信号处理部4进行的信号处理。处理后的图像数据被供给至输出部5以从输出部5输出。
[0042][图像传感器2的示例性构造]
[0043]图2是示出了图1的图像传感器2的示例性构造的框图。
[0044]在图2中，图像传感器2包括像素访问部11、列I/F(接口 )部12、信号处理部13和时序控制部14。
[0045]像素访问部11包括用于光电转换的像素。通过访问像素，获得并输出作为图像数据的像素值。
[0046]S卩，像素访问部11包括像素阵列部21、行控制部22、列处理部23和列控制部24。
[0047]像素阵列部21包括以二维形式规则地排列的多个像素。各个像素通过光电转换输出电信号。
[0048]像素阵列部21受到行控制部22的控制，并且以行为单位(以水平线为单位)从像素阵列部21中的像素读取电信号。然后，电信号被供给至列处理部23。
[0049]行控制部22进行用于从像素阵列部21中的像素读取电信号的访问控制。
[0050]列处理部23对像素阵列部21提供的电信号(电压)进行AD (模拟-数字)转换或其它处理。例如以行为单位进行这样的AD转换或其它处理，且产生的数字信号被供给至列I/F部12作为像素值。
[0051]列控制部24进行列控制以将通过列处理部23中的处理而获得的像素值供给(输出)至列I/F部12。
[0052]列I/F部12暂时存储来自像素访问部11 (其中的列处理部23)的像素值，从而用作接收像素值的接口。
[0053]信号处理部13对像素值进行预定的信号处理，并且将处理结果输出至图像传感器2的外部，例如，输出至存储器3(图1)。像素值是从像素访问部11读取且存储于列I/F部12中的像素值。
[0054]时序控制部14生成时序信号，时序信号用于供给至期待该信号的任何部件模块。时序信号用于控制图像传感器2中的部件模块何时工作。
[0055]图3是示出了图1的图像传感器2的另一个示例性构造的立体图。
[0056]图像传感器2可以由一个基板(模板)或由彼此堆叠的两个基板构成。
[0057]图3是图像传感器2的立体图，图中具体示出了彼此堆叠的两个基板的示例性概要构造。
[0058]在图3中，彼此堆叠的两个基板中的上层基板，即，上层基板31形成有像素阵列部21和行控制部22。
[0059]也在图3中，两个基板中的下层基板，即，下层基板32形成有列I/F部12、信号处理部13、时序控制部14、列处理部23和列控制部24。
[0060]图像传感器2被构成为含有如上堆叠的上层基板31和下层基板32的单片堆叠型图像传感器。
[0061][像素阵列部21和列处理部23的示例性构造]
[0062]图4是示出了图2的像素阵列部21和列处理部23的示例性构造的框图。
[0063]像素阵列部21包括以二维形式(例如，以矩阵形式)规则地排列的两个以上像素单元41。
[0064]像素单元41均是通过光电转换输出电信号的像素，且像素单元41的详情将在后面说明。
[0065]在像素阵列部21中，在列方向上，即，在垂直方向上为像素单元41的每一列设置有VSL (垂直信号线)42。
[0066]在连接至相应列上的各像素单元41的同时，VSL 42也连接至列处理部23。从像素单元41读取的电信号经由VSL 42被供给，即，转移至列处理部。
[0067]同样，在像素阵列部21中，在行方向上，S卩，在横向上为像素单元41的每一行设置有行信号线43。行信号线43连接至行控制部22，并且连接至相应行上的各像素单元41。
[0068]行控制部22驱动行信号线43，S卩，行控制部22将控制信号供给(传送)至行信号线43，从而控制与行信号线43连接的像素单元41。通过行控制部22对像素单元41进行的这样的控制，作为像素值的电信号以行为单位从像素单元41被读取至VSL 42。
[0069]列处理部23包括电流镜53、DAC (数字模拟转换器)51和X个ADC (AD转换器)52。ADC 52被设置为与像素阵列部21中的像素单元41的列数X—样多，即，与VSL 42的数量一样多。
[0070]DAC 51进行DA转换以生成供给至ADC 52的模拟参考信号。模拟参考信号具有这样的电平变化期间:在该期间内，电平以如同斜坡信号等预定梯度从预定的初始值变化至预定的最终值。
[0071]在X个ADC 52中，第X个(其中，X = 1，2，…，X)ADC 52连接至第x个VSL 42。第X个ADC 52经由第X个VSL 42顺序地被提供有来自第x列的像素单元41的电信号。
[0072]对于经由VSL 42从像素单元41提供来的电信号，ADC 52将其与来自DAC 51的参考信号进行比较。ADC 52进行计时直至参考信号达到与电信号相同的电平，从而对来自像素单元41的电信号进行AD转换。
[0073]其后，在列控制部24的控制下，ADC 52将AD转换或其它处理的结果，即，作为数字电信号的像素值，输出至列I/F部12(图2)。
[0074]在这里，ADC 52的数量可以小于像素单元41的X个列的数量，例如，可以有X/2个ADCo在这种情况下，第X个ADC 52经由第(2x_l)个VSL 42与第(2x_l)列的像素单元41连接。第X个ADC 52还经由第2x个VSL 42与第2x列上的像素单元41连接。
[0075]第X个ADC 52负责对来自奇数编号的第(2x_l)列的像素单元41的电信号和来自偶数编号的第2x列的像素单元41的电信号进行AD转换或其它操作。因此，当使用X/2个ADC 52时，各个ADC 52通过分时(time sharing)进行AD转换，S卩，首先对奇数列的像素单元41进行AD转换然后对偶数列的像素单元41进行AD转换。
[0076]电流镜53用作电流源I，例如，电流源I被设置为与像素阵列部21中的像素单元41的列(VSL 42)的数量X —样多。
[0077]在电流源I中，一端接地，另一端连接至VSL 42，从而将恒定电流馈入GND。电流源I是SF (源极跟随器)FET 64(图5)的负载，该FET64是将在后面说明的像素单元41中的放大晶体管(放大器Tr)。
[0078]在这里，电流源I例如是MOS FET,且这样的作为MOS FET的电流源I也被称为负载 MOS0
[0079]在含有如上构造的像素阵列部21和列处理部23的像素访问部11中，从第一行的像素单元41开始，从像素单元41中读取电信号。
[0080]关于从像素单元41中读取的电信号，与该电信号相对应的电压经由VSL 4