持被保持于第一锁存电路411中的数字信号L1_0作为数字信号L2_0。并且，根据从水平扫描电路5输出到各列的读出控制信号READ，第二锁存电路412向第一输出信号线BITLl输出数字信号L2_0。传送控制信号MTXl与图1中的传送控制信号MTXl [O]?MTXl [N-1]对应。输出信号线BITLl与图1中的输出信号线BITLl [O] ~ BITLl [N-1]对应。当不通过读出控制信号READ选择第二锁存电路412的第一输出信号线BITLl的输出端子时，输出端子进入高阻抗状态。即，第二锁存电路412能够根据读出控制信号READ向第一输出信号线BITLl输出分别指示高电平状态、低电平状态和高阻抗状态的三个值。
[0018]第二存储器420与图1中的第二存储器420_0?420_[N_1]对应，并且包含第三锁存电路421和第四锁存电路422。根据第一传送控制信号LTX，第三锁存电路421保持被保持于第一锁存电路411中的数字信号L1_0作为数字信号L3_0。传送控制信号LTX与图1中的传送控制信号LTX[0]?LTX[N-1]对应。数字信号L3_0被输出到第四锁存电路422。根据第三传送控制信号MTX2，第四锁存电路422保持被保持于第三锁存电路421中的数字信号L3_0作为数字信号L4_0。并且，根据读出控制信号READ，第四锁存电路422将数字信号L4_0输出到第二输出信号线BITL2。输出信号线BITL2与图1中的输出信号线BITL2[0]?BITL2[N-1]对应。并且，与第二锁存电路412类似，第四锁存电路422能够根据读出控制信号READ向第二输出信号线BITL2输出分别指示高电平状态、低电平状态和高阻抗状态的三个值。在这种情况下，第二传送控制信号MTXl和第三传送控制信号MTX2可以是相同的信号。
[0019]通过采用图2所示的构成，如后面通过使用图3描述的那样，能够并行执行AD转换动作和水平传送动作。注意，在不需要并行执行AD转换动作和水平传送动作的情况下，第二锁存电路412和第四锁存电路422可被省略。在这种情况下，可以采用构成以直接从第一锁存电路411和第三锁存电路421向第一输出信号线BITLl和第二输出信号线BITL2输出数字信号。
[0020]图3是示出用于驱动图1所示的固态成像装置的方法的定时图。图3中的定时图关注像素100的i列，并且，对具体到第i列的信号，向信号名称添加符号[i]。并且，四个位的计数信号CNT[0]?CNT[3]是N个位的计数信号[O]?CNT[N_1]的四个低数字位的信号，并且从最低有效位依次被称为计数信号CNT[0]?CNT[3]。关于由存储器块400内的第一到第四锁存电路411、412、421和422保持的数字信号L1_0、L2_0、L3_0和L4_0仅示出最低有效位的数字信号L1_0[0]、L2_0[0]、L3_0[0]和L4_0[0]。并且，关于两个输出信号线BITLl和BITL2仅示出最低有效位的输出信号线BITLl [O]和BITL2[0]。另外，在图3中，示出单个时段和随后的时段的一部分的动作，并且，各时段表达为“时段[X]”和“时段[X-1]”。
[0021]在时间tlOO，当像素100和读出电路200处于复位状态时，读出电路200输出噪声信号作为输出信号A_0UT。基准信号VRAMP维持预先确定的初始电势。计数信号CNT被复位到初始值(例如，O)。并且，在时间tlOl之前，第一锁存电路411的数字信号L1_0被初始化为预先确定的值。
[0022]在时间tlOl，基准信号产生电路7开始改变基准信号VRAMP的电势，并且，伴随它计数器8开始对计数信号CNT进行计数。基准信号VRAMP的电势逐渐增加。
[0023]在时间tl02，基准信号VRAMP与读出电路200的输出信号A_0UT之间的大小关系逆转，并且，在该定时处，比较器电路300输出对于固定的时段变为“高”电平的比较结果信号LATCH。在比较结果信号LATCH的下落定时处，第O位的第一锁存电路411保持作为计数信号CNT[0]的值的“高”电平作为数字信号Ll_0[0][i]。类似地，第i列中的所有位的第一锁存电路411保持计数信号CNT [O]?CNT[N-1]作为数字信号L1_0[0] [i]?L1_0[N_1][i]o数字信号Ll_0[0][i]?Ll_0[N-l][i]是基于像素100和读出电路200处于复位状态时的噪声信号的数字信号。
[0024]在时间tl03，基准信号产生电路7停止改变基准信号VRAMP的电势，并且，伴随它计数器8停止计数信号CNT的计数。在该时间点之前，在各第一锁存电路411中保持基于包含i列的所有列的噪声信号的数字信号。从时间tlOl到时间tl03的时段是时段[X]中的N转换时段[X]，在该N转换时段[X]中，噪声信号经受从模拟信号到数字信号的AD转换。
[0025]在时间tl04，定时产生器9对于固定时段将第一传送控制信号LTX设定为“高”电平。于是，第二存储器420中的第三锁存电路421保持数字信号L1_0[0] [i]作为数字信号L3_0[0][i]。所有列的所有位的噪声信号保持于各第三锁存电路421中。虽然在此时通过向所有列的所有位的第三锁存电路421同时输入第一传送控制信号LTX来同时执行数据传送动作，但是，为了抑制在传送数据时出现贯通电流，可以采用将多个列或位组在一起并且在各组之间以时间差执行各组的数据传送动作的构成。例如，多个列或位可被分成适当数量的组，诸如分别由偶数列和奇数列构成的两个组、或者由所有N个位中的高数字N/3位、中数字N/3位和低数字N/3位构成的三个组，并且，可在各组之间以时间差传送各组的数据。
[0026]在从时间tl03到时间tl05的时段中，基准信号产生电路7使基准信号VRAMP返回到与时间tlOO处的初始电势相同的电势，并且，计数器8将计数信号CNT复位到初始值。并且，读出电路200读出像素100和读出电路200处于非复位状态时的光电转换信号作为输出信号八_0爪。光电转换信号是基于入射光的像素信号。并且，第一锁存电路411保持的数字信号L1_0可被初始化为预先确定的值。
[0027]在时间tl05，基准信号产生电路7开始改变基准信号VRAMP的电势，并且，伴随它计数器8开始计数信号CNT的计数。
[0028]在时间tl06，基准信号VRAMP与读出电路200的输出信号A_0UT之间的大小关系逆转，并且，对于固定时段，比较结果信号LATCH变为“高”电平。在比较结果信号LATCH的下落定时处，第O位的第一锁存电路411保持作为计数信号CNT[0]的值的“低”电平作为数字信号Ll_0[0][i]。类似地，第i列中的所有位的第一锁存电路411保持计数信号CNT[0]?CNT [N-1]作为数字信号 L1_0[0] [i]?L1_0[N-1] [i]。数字信号 L1_0[0] [i]?L1_0[N_1]
[i]是基于像素100和读出电路200处于非复位状态时的光电转换信号的数字信号。
[0029]在时间tl07，基准信号产生电路7停止改变基准信号VRAMP的电势，并且，伴随它计数器8停止计数信号CNT的计数。直到该时间点，包含i列的所有列的第一锁存电路411保持基于所有列的像素100的光电转换信号的数字信号。从时间tl05到时间tl07的时段是时段[X]中的S转换时段[X]，在该S转换时段[X]中，光电转换信号经受从模拟信号到数字信号的AD转换。第一传送控制信号LTX在N转换时段之后、S转换时段之前的时间点被输出。
[0030]时间till是开始下一时段[X+1]的N转换时段[X+1]的时间。在从时间tl07到时间till的时段中，基准信号产生电路7使基准信号VRAMP返回到与时间tlOO的初始电势相同的电势，并且将计数器8的计数信号CNT复位到初始值。
[0031]在从时间tl08到时间tl09的时段中，定时产生器9对固定时段将第二传送控制信号MTXl和第三传送控制信号MTX2设定为“高”电平。第二传送控制信号MTXl和第三传送控制信号MTX2的高电平脉冲在S转换时段之后被输出。在时间tl09的第二传送控制信号MTXl的下落定时处，第二锁存电路412保持作为时段[X]中的光电转换信号的数字信号L1_0[0] [i]的“低”电平作为数字信号L2_0[0] [i]。类似地，在时间tl09的第三传送控制信号MTX2的下落定时处，第四锁存电路422保持作为时段[X]中的噪声信号的数字信号L3_0[0] [i]的“高”电平作为数字信号L4